Aprendendo a utilizar a Ferramenta Modelsim

Professor: Lucas Cambuim (lfsc)











• É um simulador computacional para análise de sistemas digitais





Possui alta fidelidade de resultados





Possui alta fidelidade de resultados

 os resultados obtidos na simulação refletem fielmente os resultados reais do circuito rodando na FPGA.





 Atualmente é o simulador de sistemas digitais mais aceito tanto pelo mundo acadêmico como pela indústria.





- Mais rápido para simular e corrigir o seu código
 - Tempo de compilação é muito menor do que o tempo de síntese em plataforma.





 Suporta a linguagem SystemVerilog entre outras linguagens





• Oferece diversas maneiras de encontrar erros de código.





- Permite inserir características físicas reais do circuito digital no código.
 - Inserção de tempo de propagação de sinal






Manuseio por IDE gráfica ou scripts.






Visão da Ferramenta








Recursos importantes da Ferramenta








Criando um projeto
 (vá em File > new > Project)








1) Criando um projeto



?aloem/../modelsim.ini




















2) Criando uma implementação em System Verilog




Grupo de Engenharia da Computação - CIn / UFPE

mesmo nome do modulo que será implementado nesse arquivo




















2) Criando uma implementação em System Verilog


Mas, não tem problema. Você pode usar o notepad++ ou qualquer ferramenta de edição de código em verilog





2) Criando uma implementação em System Verilog

module mux (output logic f, input logic a,b,sel); g1(f1,a,n_sel), and *g*2(*f*2,*b*,*sel*); g3(f,f1,f2);or *g*4(n_*sel*,*sel*); not endmodule







2) Criando uma implementação System Verilog

```
Nome do módulo Portas do módulo module mux Portas do módulo (output/logic f, input logic a,b,sel);
```

and $g1(f1,a,n_sel)$, g2(f2,b,sel); Conexões or g3(f,f1,f2); elétricas são nomeadas são instanciadas e




nomeadas



endmodule


Visão em nível de portas lógicas desta implementação







3) Compilando todos os códigos do projeto (vá em Compile > compile all)





O que falta para podermos simular o código





O que falta para podermos simular o código

Gerar algum dado de entrada





O que falta para podermos simular o código

?

...e em seguida verificar a resposta do módulo





Exemplo do comportamento do módulo para um dado de entrada










Ilustração do módulo gerador de sinal com o módulo que será testado








4) Adicionando um novo arquivo .sv que contem o código para geração de dados de entrada













4) Adicionando um novo arquivo .sv que contem o código para geração de dados

```
module simulacaoMux;
logic [2:0]count;
logic muxOut;

mux dut(.f(muxOut), .a(count[2]), .b(count[1]), .sel(count[0]));

initial begin
$monitor($time,"a b sel = %b, muxOut = %b", count, muxOut);
for(count = 0; count != 3'b111; count++) #10;
#10 $stop;
end
```



Centro Informática.

4) Adicionando um novo arquivo .sv que contem o código para geração de dados

```
module simulacaoMux;
logic [2:0]count;
logic muxOut;

mux dut(.f(muxOut), .a(count[2]), .b(count[1]), .sel(count[0]));

initial begin
$monitor($time,"a b sel = %b, muxOut = %b", count, muxOut);
for(count = 0; count != 3'b111; count++) #10;
#10 $stop;
end
```



Centro de Informática

Entendendo o código de geração de dados

Initial

 É executado apenas uma vez no início da simulação. É tipicamente usado para inicializar variáveis e especificar formas de onda de sinais durante a simulação

\$monitor

tira um print dos dados toda vez que um de seus parâmetros mudam

#10

 Solicita que o simulador pare sua execução por 10 unidades de tempo.

```
initial begin
   $monitor($time,"a b sel = %b, muxOut = %b",
count, muxOut);
  for(count = 0; count != 3'b111; count++) #10;
  #10 $stop;
end
```

\$stop


Termina a simulação





Dê um compile All

4) Adicionando um novo arquivo .sv que contem o código para geração de dados








Criando um módulo gerador

4) Adicionando um novo arquivo .sv que contem o código para geração de dados







Criando um módulo gerador

4) Adicionando um novo arquivo .sv que contem o código para geração de dados








Criando um módulo gerador


4) Adicionando um novo arquivo .sv que contem o código para geração de dados








5) Simulando o código












Dica: É o modulo top que chama todos os outros módulos




5) Simulando o código













5) Simulando o código

```
└── #INITIAL#7
                     simulacaoMux Process
                                                              +acc=...
                                 VIPackage
                                               Package
                                                              +acc=...
  #vsim_capacity#
                                 Capacity
                                               Statistics
                                                              +acc=...
                       🔊 sim 🗵
          Project
 Transcript
VSIM 11> run -all
                      0a b sel = 000, muxOut = 0
                                                                                                      Log de
                     10a b sel = 001, muxOut = 0
                     20a b sel = 010, muxOut = 0
                                                                                                      <sup>I</sup> simulação
                     30a \ b \ sel = 011, \ muxOut = 1
                     40a b sel = 100, muxOut = 1
                     50a b sel = 101, muxOut = 0
                     60a b sel = 110, muxOut = 1
                     70a \ b \ sel = 111, \ muxOut = 1
                   : C:/Users/lfsc/Desktop/aulal/simulacaoMux.sv(10)
     Time: 80 ps Iteration: 0 Instance: /simulacaoMux
# Break in Module simulacaoMux at C:/Users/lfsc/Desktop/aulal/simulacaoMux.sv line 10
```





5) Simulando o código

```
#
             0a b sel = 000, muxOut = 0
#
             10a b sel = 001, muxOut = 0
#
             20a b sel = 010, muxOut = 0
             30a b sel = 011, muxOut = 1
#
             40a b sel = 100, muxOut = 1
#
#
             50a b sel = 101, muxOut = 0
#
             60a b sel = 110, muxOut = 1
#
             70a b sel = 111, muxOut = 1
```





OBS: Sempre que você alterar o seu código você precisará compilar todos os arquivos modificados e em seguida simular novamente.






OBS: Se você alterar o arquivo e não compilar e em seguida simular, a simulação ocorrerá baseada na última compilação válida.






6) Repetindo a simulação e inserindo forma de onda | Clicar em |










































6) Repetindo a simulação e inserindo forma de onda Clicar । (Run –all) । 00 ps 🛊 💵 🖺 📆










6) Repetindo a simulação e inserindo forma de onda Para dar "Zoom out" aperte o botão O Layout Simulate Q Q 🔍 💾 🥦 Wave - Default + & X ື 675 ps 🖭 🕨 Msgs -No Data--No Data-^I Para dar "Zoom in" aperte o botão I





Memória utilizada para armazenar as instruções







Inicializando dados na memória

```
DEPTH = 8;
                      -- The size of memory in words
                      -- The size of data in bits
WIDTH = 8;
ADDRESS RADIX = DEC; -- The radix for address values
DATA_RADIX = BIN;
                       -- The radix for data values
CONTENT
                       -- start of (address : data pairs)
BEGIN
000: 00000000;
001: 10100111;
002: 00011000;
003: 00100000;
004: 00000001;
005: 00001001;
006: 00111000;
007: 00100010;
END;
```

Estrutura de código i para inicializar os dados em memória.





Inicializando dados na memória

```
-- The size of data in bits ◄ − Largura da palavra
                       WIDTH = 8;
                       ADDRESS RADIX = DEC; -- The radix for address values
                       DATA_RADIX = BIN;
                                            -- The radix for data values
                       CONTENT
                                            -- start of (address: data pairs)
                       BEGIN
Maneira como
                       000: 00000000;
                       001: 10100111;
deve ser
                       002: 00011000;
descritos os
                       003: 00100000;
endereços.
DEC – decimal.
```

DEPTH = 8;

004: 00000001; 005: 00001001; 006: 00111000; 007: 00100010; END; Maneira como deve ser descritos os dados. DEC – decimal, BIN - Binário

-- The size of memory in words **◄ - Quantidade de palavras**





Inicializando dados na memória

```
DEPTH = 8;
                    -- The size of memory in words
WIDTH = 8;
                    -- The size of data in bits
ADDRESS RADIX = DEC; -- The radix for address values
DATA_RADIX = BIN; -- The radix for data values
                     -- start of (address : data pairs)
CONTENT
BFGIN
                                  Início do
000: 00000000;
                                  conteúdo em
001: 10100111;
                                  memória
002: 00011000;
003: 00100000;
004: 00000001;
005: 00001001;
006: 00111000;
007: 00100010;
                               Fim do
END:
                               conteúdo em
                               memória
```





Inicializando dados na memória

```
DEPTH = 8;
                      -- The size of memory in words
                      -- The size of data in bits
WIDTH = 8;
ADDRESS RADIX = DEC; -- The radix for address values
DATA_RADIX = BIN;
                       -- The radix for data values
CONTENT
                       -- start of (address : data pairs)
BEGIN
000: 00000000;
001: 10100111;
002: 00011000;
003: 00100000;
004: 00000001;
005: 00001001;
006: 00111000;
007: 00100010;
END;
```

Esse código tem
que ser salvo
exatamente com o
nome instruction.mif





Baixe o arquivo "projeto.zip"

Localizado em:

www.cin.ufpe.br/~if674/arquivos/2018.2/Projeto/projeto.zip

E Descompacte





Vá na pasta projeto/módulos e copiem os seguintes arquivos:

ramOnChip32.v e Memoria32.sv

para a pasta do seu projeto do modelsim.





Também vá na pasta projeto/modelsim e copie o arquivo


instruction.mif

para a pasta do seu projeto do modelsim.






- O arquivo ramOnChip32.v contem um módulo genérico de memória.
- O arquivo Memoria32.sv implementa sobre ramOnChip32.v o módulo de memória de 32 bits com as entradas e saídas mapeadas da seguinte forma:








Adicionando módulos existentes







Adicionando módulos existentes




Selecione os dois arquivos ramOnChip32.v e Memoria32.sv






Agora crie um módulo novo que será aquele que irá gerar os dados para a memória







Dê o nome de simulacao32







Digite o seguinte código no arquivo simulacao32

```
`timescale 1ps/1ps
module simulacao32;
logic clk;
logic nrst;
reg [31:0]rdaddress;
reg [31:0]wdaddress;
reg [31:0]data;
reg Wr;
wire [31:0]q;
Memoria32 meminst
                      (.raddress(rdaddress), .waddress(wdaddress),
.Clk(clk),
                .Datain(data), .Dataout(q),
                                               .Wr(Wr) );
```





Digite o seguinte código no arquivo simulacao32

```
`timescale 1ps/1ps
module simulacao32;
logic clk;
logic nrst;
reg [31:0]rdaddress;
                           Criação de fios
reg [31:0]wdaddress;
                           e registradores
reg [31:0]data;
reg Wr;
wire [31:0]q;
Memoria32 meminst
                      (.raddress(rdaddress), .waddress(wdaddress),
                 .Datain(data), .Dataout(q),
.Clk(clk),
                                               .Wr(Wr) );
```





Digite o seguinte código no arquivo simulacao32

```
`timescale 1ps/1ps
module simulacao32;
logic clk;
logic nrst;
reg [31:0]rdaddress;
reg [31:0]wdaddress;
reg [31:0]data;
                               Instanciando o módulo memoria32
reg Wr;
                               e dando o nome da instancia de
wire [31:0]q;
                                meminst
Memoria32 meminst
                      (.raddress(rdaddress),
                                             .waddress(wdaddress),
                         .Clk(clk), .Datain(data), .Dataout(q), .Wr(Wr)
                      );
```





Digite o seguinte código no arquivo simulacao32

```
`timescale 1ps/1ps
module simulacao32;
logic clk;
logic nrst;
reg [31:0]rdaddress;
                                Conectando os fios e
                                registradores externos as portas
reg [31:0]wdaddress;
                                do módulo instanciado
reg [31:0]data;
reg Wr;
wire [31:0]q;
Memoria32 meminst
                      (.raddress(rdaddress),
                                              .waddress(wdaddress),
                         .Clk(clk), .Datain(data), .Dataout(q), .Wr(Wr)
                      );
```





Digite o seguinte código no arquivo simulacao32

```
//gerador de clock e reset
localparam CLKPERIOD = 10000;
localparam CLKDELAY = CLKPERIOD / 2;
initial begin
    clk = 1'b1;
    nrst = 1'b1;
    #(CLKPERIOD)
    #(CLKPERIOD)
    #(CLKPERIOD)
    nrst = 1'b0;
end
always #(CLKDELAY) clk = ~clk;
```






Digite o seguinte código no arquivo simulacao32

```
//realiza a leitura
always_ff @(posedge clk or posedge nrst)
begin
    if(nrst) rdaddress <= 0;</pre>
    else begin
         if(rdaddress < 64) rdaddress <= rdaddress + 4;</pre>
         else begin
             rdaddress <= 0;
             $stop
         end
    end
end
endmodule
```






Em seguida vá em Compile > compile All para compilar todos os módulos.







Em seguida vá em Simulate > Start Simulate








Na aba Libraries, adiciona a biblioteca "altera_mf_ver" para reconhecer a memória

⊗ □ Start Simulation	
Design VHDL Verilog Libraries SDF Others	€ >
Search Libraries (-L)	
altera_mf_ver	Add
	Modify
	Delete
Search Libraries First (-Lf)	
	Add
	Modify
	Delete
L	
OK	Cancel






Na aba Design, selecione simulacao32








Na aba Design, selecione simulacao32








Na aba Design, selecione simulacao32








E por fim, clique em run -All e espera o simulador terminar








É possível mudar a forma do número apresentado.



Para isso, clique com o botão direito em cima do sinal desejado, vá em Radix e escolha decimal.



Verifique se a saída da memória está igual aos valores definidos no arquivo instruction.mif





7) Usando memória e script do modelsim

Vamos agora executar um script de modelsim que realiza todos os passos de compilação e simulação de maneira automática para simular a memória.





7) Usando memória e script do modelsim

Estrutura de arquivos do "projeto.zip"

/projeto
/modulos
/ramOnChip32.v
/Memoria32.sv
/simulacao32.sv
/modelsim
/compile_verilog
/run
/instrucao mif





7) Usando memória e script do modelsim

São dois arquivos de simulação:

a) compile_verilog

Contém a localização dos arquivos verilog que pertence ao seu projeto.

Ex:

- ../modulos/ramOnChip32.v
- ../modulos/Memoria32.v
- ../modulos/simulacao32.sv





7) Usando memória e script do modelsim

São dois arquivos de simulação:

b) runmemoria32

Contém os comandos para compilar e simular no modelsim.





```
vlib work
vdel -all -lib work
vlib work
vlog -f compile verilog
vsim -L altera_mf_ver -L lpm_ver -L sgate_ver -L altera_ver
                                                                         -novopt
work.simulacao32
add wave -position end sim:/simulacao32/CLKPERIOD
add wave -position end sim:/simulacao32/CLKDELAY
add wave -position end sim:/simulacao32/ramSize
add wave -position end sim:/simulacao32/clk
add wave -position end sim:/simulacao32/nrst
add wave -position end sim:/simulacao32/rdaddress
add wave -position end sim:/simulacao32/wdaddress
add wave -position end sim:/simulacao32/data
add wave -position end sim:/simulacao32/Wr
add wave -position end sim:/simulacao32/q
```






```
Este nome tem que
vlib work
                                                    ser modulo top que
vdel -all -lib work
                                                    gera os sinais
vlib work
vlog -f compile_verilog
                              lpm ver
                                            sgate_ver
vsim -L altera_mf_
                                                        -L altera ver
                                                                        -novopt
work.simulacao32
add wave -position end sim:/simulacao32/CLKPERIOD
add wave -position end sim;/simulacao32/CLKDELAY
add wave -position end sim:/simulacao32/ramSize
add wave -position end sim:/simulacao32/clk
add wave -position end sim:/simulacao32/nrst
add wave -position end sim:/simulacao32/rdaddress
add wave -position end sim:/simulacao32/wdaddress
add wave -position end sim:/simulacao32/data
add wave -position end sim:/simulacao32/Wr
add wave -position end sim:/simulacao32/q
```





- 7) Usando memória e script do modelsim
 - 7.1 Abra o modelSim
 - 7.2 Clique em File > open
 - 7.3 Localize o arquivo projeto/modelsim/projeto.mpf





7) Usando memória e script do modelsim

Digite no espaço "transcript" o seguinte comando:

do runmemoria32

Transcript :

```
# Reading C:/altera/15.0/modelsim_ase/tcl/vsim/pref.tcl
```


- # Loading project aula
- # reading C:/altera/15.0/modelsim ase/win32aloem/../modelsim.ini
- # Loading project aula

ModelSim> do runmemoria32





7) Usando memória e script do modelsim








7) Usando memória e script do modelsim

Se quiser adicionar sinais ao script 1°) Adicione manualmente







7) Usando memória e script do modelsim

Se quiser adicionar sinais ao script 2°) Copie os comandos







7) Usando memória e script do modelsim

Se quiser adicionar sinais ao script 3°) Cole no arquivo run

• • •

vsim -L altera_mf_ver -L lpm_ver -L sgate_ver -L altera_ver -novopt work.simulação32

```
add wave -position end sim:/simulacao32/ramSize add wave -position end sim:/simulacao32/clk add wave -position end sim:/simulacao32/nrst add wave -position end sim:/simulacao32/rdaddress add wave -position end sim:/simulacao32/q
```





Aprendendo a utilizar a Ferramenta Modelsim

Professor: Lucas Cambuim (lfsc)









