

Документация на IP-ядро PWM Controller with Interrupt (AXI4-Lite)

Сгенерировано через GPT ! Никто не проверял – может быть бдером.

1. Назначение

IP-ядро реализует **широтно-импульсную модуляцию (PWM)** с возможностью:

- управления коэффициентом заполнения (Duty Cycle) через шину AXI4-Lite,
- генерации ШИМ-сигнала на выходе,
- формирования сигнала прерывания,
- вывода текущего счётчика для отладки.

Подходит для управления светодиодами, двигателями, цифровыми актуаторами, где требуется регулировка мощности.

2. Архитектура

- **PWM_Controller_Int**
 - Генерирует ШИМ-сигнал на основе заданного периода (PWM_PERIOD) и коэффициента заполнения (DutyCycle).
 - Выдаёт сигнал PWM_out (может быть направлен на светодиоды или периферию).
 - Формирует сигнал Interrupt, когда достигаются определённые условия (например, обновление периода).
 - Ведёт счётчик (count) для мониторинга текущего состояния.
 - **PWM_w_Int_slave_lite_v1_0_S00_AXI**
 - Реализует стандартный интерфейс **AXI4-Lite Slave**.
 - Содержит **4 регистра** (по 32 бита).
 - Основной рабочий регистр — slv_reg0 (связан с DutyCycle).
 - Поддерживает чтение и запись регистров.
 - **PWM_w_Int**
 - Верхний уровень, соединяющий AXI-шину и контроллер PWM.
 - Принимает данные через AXI и передаёт их в PWM_Controller_Int.
 - Отдаёт наружу сигналы:
 - LEDs — ШИМ-выход (8 бит),
 - Interrupt_out — сигнал прерывания,
 - PWM_Counter — текущий счётчик ШИМ,
 - DutyCycle — текущее значение коэффициента заполнения.
-

3. Порты модулей

◆ PWM_Controller_Int

- input Clk — тактовый сигнал,
- input Reset — сброс (active low),
- input [31:0] DutyCycle — коэффициент заполнения,
- output [7:0] PWM_out — выходной ШИМ-сигнал,
- output Interrupt — сигнал прерывания,
- output [PWM_PERIOD-1:0] count — текущий счётчик.

◆ PWM_w_Int (топ-модуль)

- output [7:0] LEDs — подключение ШИМ-сигнала (например, к LED),
- output Interrupt_out — прерывание,
- output [PWM_PERIOD-1:0] PWM_Counter — счётчик,
- output [31:0] DutyCycle — текущее значение коэффициента заполнения.
- **AXI4-Lite slave порты:** стандартные (s00_axi_aclk, s00_axi_aresetn, s00_axi_awaddr, s00_axi_wdata и т. д.).

◆ PWM_w_Int_slave_lite_v1_0_S00_AXI

- output [C_S_AXI_ADDR_WIDTH-1:0] slave_reg0 — выдаёт текущее значение коэффициента заполнения (DutyCycle).
- Остальные порты — стандартный набор AXI4-Lite (AWADDR, WDATA, BRESP, ARADDR, RDATA и т. д.).

4. Регистровая карта (AXI4-Lite)

Адрес смещения	Назначение	Разрядность
0x00	DutyCycle (slv_reg0)	32 бита
0x04	Резерв (slv_reg1)	32 бита
0x08	Резерв (slv_reg2)	32 бита
0x0C	Резерв (slv_reg3)	32 бита

Основной рабочий регистр — 0x00 (задаёт коэффициент заполнения).

5. Конфигурационные параметры

- PWM_PERIOD — число тактов на период ШИМ (по умолчанию 20).
- C_S00_AXI_DATA_WIDTH — ширина AXI шины данных (32).

- C_S00_AXI_ADDR_WIDTH — ширина AXI адреса (4).
-

6. Типичный сценарий работы

1. Система запускается, активируется AXI-шина.
2. Процессор (или мастер AXI) записывает значение DutyCycle по адресу 0x00.
3. PWM_Controller_Int начинает генерировать сигнал с новым коэффициентом заполнения.
4. Interrupt_out может использоваться для уведомления процессора о событиях (например, окончание периода).
5. Текущий DutyCycle и PWM_Counter можно читать через AXI.