




杭州电子科技大学学生考试卷 (A) 卷

杭州电子科技大学学生考试卷 (A) 卷									
考试课程	数字逻辑电路	考试日期	2023 年 6 月 日			成绩			
课程号	A0402900	教师号	任课教师姓名						
考生姓名	学号 (6 位)		年级		专业				

[illegible]

一、基本题：(共 30 分)

1. 设 $X = +0011$, $Y = +1010$, 用补码计算 $Z = X - Y$, 并求出 Z 的真值。并将 Z 的绝对值用 8421BCD 码表示。(6 分)



2. 基本题 2. 试分析如下电路图的功能 (6 分)

3. 用逻辑代数定律与公式化简: $F = A(A+B)(\bar{A}+D)(\bar{B}+D)(A+C+E+F)$ (6分)

4. 用卡诺图化简逻辑函数 $Y = \overline{ABCD} + \overline{AB}CD + \overline{ABC}\overline{D} + \overline{AB}\overline{CD}$, 且 $AB + AC = 0$, 并用与非门实现该逻辑。(6分)


5. 试指出 $512K \times 4$ 位存储系统 (1) 具有多少个存储单元 (2) 至少需要几根地址线和数据线 (3) 若采用 $32K \times 1$ 位的存储芯片, 需要多少芯片。(6 分)

2. 由计数器 74161 和 8 选 1 数据选择器 74LS138 组成的电路如图所示 (8 分)

(1) 该电路组成几进制计数器;


(2) 画出计数器状态转换图;

(3) 当 $X=1$ 时, 写出输出 F_0 和 F_1 的序列信号的一个周期;




二、分析题: (共 36 分)


1. 分析下图电路的逻辑功能, 写出真值表和输出函数表达式 (8 分)



3. 在图 (a) 所示电路中, 输入信号如图 (b) 所示, 设 Q_1, Q_2 初始状态为 1, 试画出输出端 Q_1, Q_2 的波形。(10 分)




4. 用 DAC7520 (10 位 D/A 转换集成芯片) 设计的一锯齿波信号发生器电路如下图所示。试画出输出电压的波形, 并指出波形的最大值和周期。假设时钟信号的频率为 f (10 分)



三、综合题 (共 34 分)

1. 某股份制企业三股东分别占有股权为 $1/6$ 、 $2/6$ 和 $3/6$, 决策时以按键表决, 只有当支持的权重之和过半方可通过。试设计一表决逻辑系统电路 (分别以发光极管亮表示通过和否决, 以低电平驱动发光二极管)。并用 153 数据选择器实现 (1/2 块) (12 分)


2. 画出 101 不可重叠序列信号检测器的状态转移图, 写出状态转移表 (状态用 $S_0, S_1, S_2, \dots$ 来表示, 不需要状态编码)。(10)





3. 初值可预置型计数器的一般结构模型如下图所示: (12 分)

- (a) 请完成采用 D 触发器设计实现 DFF4 寄存器时序电路的连线。
(b) 利用此模型设计模值为 12 的计数器时, 对 SD[3..0] 的赋值是多少? 画出该时序电路的状态转换图(要求所设计的计数器能够自启动);
(c) 实现 4 位二进制计数器(模值为 12)的广义译码器的设计, 完成相关模块的 VerilogHDL 描述。



```
module CNT4BIT(C,N);
  Input [3:0] C;
  output [3:0] N;
  reg [3:0] N;
  always@(C, N)
```

```
case(C)
```

```
endcase
endmodule
```

```
module MUX4(S,A0,A1,B)
  input S:[3:0] A0,A1;
  output [3:0] B;
  reg [3:0] B;
  always@(S,A0,A1,B)
```

```
case(S)
```

```
endcase
endmodule
```

```
module COMPF(C,CT);
  Input [3:0] C;
  output CT;
  reg CT;
  always@(C, CT)
```

```
case(C)
```

```
endcase
endmodule
```


杭州电子科技大学学生考试卷 (A) 卷

考试课程	数字逻辑电路	考试日期	2023 年 6 月 日	成绩	
课程号	A0402900	教师号		任课教师姓名	
考生姓名		学号 (8 位)		年级	专业

题目	第一 1 题	第一 2 题	第一 3 题	第一 4 题	第一 5 题	第二 1 题	第二 2 题	第二 3 题	第三 1 题	第三 2 题	第三 3 题
得分											

一、基本题: (共 30 分)

1. 设 $X=+0011$, $Y=+1010$, 用补码计算 $Z=X-Y$, 并求出 Z 的真值。并将 Z 的绝对值用 8421BCD 码表示。(6 分)


解: 0011 的补码为 00011 , -1010 的补码为 10110 , 将两个补码相加

$$\begin{array}{r} 00011 \\ + 10110 \\ \hline 11001 \end{array}$$

得到的和补码为 11001 , 符号位等于 1, 表示和为负数。再求补, 得到原码 10111 , 即和的绝对值等于 0111 。

8421BCD 码的表示: ~~0000 0001 0001 0001~~
0111

2. 基本题 2. 试分析如下电路图的功能 (6 分)



S 是选择控制信号, 通过一个反相器获得两个互补的控制信号, 分别控制 $TG1$ 和 $TG2$ 两个传门的控制端。
 $S=0$ 时, $TG1$ 导通, $TG2$ 截止, 输出高阻状态, 输出 $y=a$;
 $S=1$ 时, $TG2$ 导通, $TG1$ 截止, 输出高阻状态, 输出 $y=b$;
 $Y=s'a+sb$ 二选一多路选择器。

3. 用逻辑代数定律与公式化简: $F = A(A+B)(\bar{A}+D)(\bar{B}+D)(A+C+E+F)$ (6 分)

$$\begin{aligned} F &= A(A+B)(\bar{A}+D)(\bar{B}+D)(A+C+E+F) \\ &= (A+AB)(\bar{A}+D)(\bar{B}+D)(A+C+E+F) \\ &= (AD+ABD)(\bar{B}+D)(A+C+E+F) \\ &= (ABD+AD+ABD)(A+C+E+F) \\ &= AD(A+C+E+F) \\ &= AD+ACD+ADE+ADF = AD \end{aligned}$$

4. 用卡诺图化简逻辑函数 $Y = \overline{ABCD} + \overline{ABCD} + \overline{ABCD} + \overline{ABCD}$, 且 $AB+AC=0$, 并用与非门实现该逻辑。(6 分)


根据题意, 列出卡诺图如图所示, 化简卡诺图得:

$$Y = BD + CD,$$

转化为与非表达式:

$$Y = \overline{\overline{BD} \cdot \overline{CD}} = \overline{\overline{BD} \cdot \overline{CD}}.$$

与非门电路:



	CD	00	01	11	10
AB	00	1	0	0	1
	01	0	0	0	1
	11	x	x	x	x
	10	1	0	x	x



5. 试指出 $512K \times 4$ 位存储系统 (1) 具有多少个存储单元 (2) 至少需要几根地址线 and 数据线 (3) 若采用 $32K \times 1$ 位的存储芯片, 需要多少芯片。(6分)

有 $2^9 \times 2^{10} \times 4$ 个存储单元 (2分)


地址线: $512K = 2^9 \times 2^{10} = 2^{19}$ (1分)

数据线: 4根 (1分)

需要 $16 \times 4 = 64$ 块芯片 (2分)

二、分析题: (共 36 分)


1. 分析下图电路的逻辑功能, 写出真值表和输出函数表达式 (8分)



A	B	F
0	0	0
0	1	0
1	0	1
1	1	0


$$F(A, B) = \overline{A} + B = A \cdot \overline{B}$$

2. 由计数器 74161 和 8 选 1 数据选择器 74LS138 组成的电路如图所示 (8分)
 (1) 该电路组成几进制计数器;
 (2) 画出计数器状态转换图;
 (3) 当 X=1 时, 写出输出 F0 和 F1 的序列信号的一个周期;



X=1 时, $F0=110010$, $F1=100101$



3. 在图 (a) 所示电路中, 输入信号如图 (b) 所示, 设 Q1, Q2 初始状态为 1, 试画出输出端 Q1, Q2 的波形。(10分)




$$Q_1^{n+1} = J \cdot Q_1 + \overline{K} \cdot Q_1 = Q_1 \cdot \overline{Q_2}$$



4. 用 DAC7520 (10 位 D/A 转换集成芯片) 设计的一锯齿波信号发生器电路如下图所示。试画出输出电压的波形, 并指出波形的最大值和周期。假设时钟信号的频率为 f (10 分)



1. 某股份制企业三股东分别占有股权为 $1/6$ 、 $2/6$ 和 $3/6$, 决策时以按键表决, 只有当支持的权重之和过半方可通过, 试设计一表决逻辑系统电路 (分别以发光极管亮表示通过和否决, 以低电平驱动发光二极管), 并用 153 数据选择器实现 (1/2 块) (12 分)



三、综合题 (共 34 分)



杭州电子科技大学学生考试卷 (B) 卷

考试课程	数字逻辑电路	考试日期	2023 年 9 月 7 日	成绩	
课程号	A0402900	教师号		任课教师姓名	
考生姓名		学号 (8 位)		年级	专业

题目	第一 1 题	第一 2 题	第一 3 题	第一 4 题	第一 5 题	第二 1 题	第二 2 题	第二 3 题	第三 1 题	第三 2 题	第三 3 题
得分											

一、基本题: (共 30 分)

1. 设 $X=+1011101$, $Y=+0010010$, 用补码计算 $Z=X-Y$, 并求出 Z 的真值。
并将 Z 的绝对值用 8421BCD 码表示。(6 分)

2. 已知 74LS00 芯片的电流参数为 $I_{OL(max)}=8mA$, $I_{IL(max)}=0.1mA$, $I_{OH(max)}=0.4mA$
 $I_{IH(max)}=20\mu A$ 。求一个 74ALS00 与非门输出能驱动多少个 74ALS00 的输入 (分)




手机扫描仪
图片转Word


3. 用公式法化简下列逻辑函数为最简与或表达式。

$$Y_4 = \overline{\overline{A} \overline{C} \overline{C} \overline{D} \overline{B} \overline{D}} + \overline{B} \overline{C} + \overline{A} \overline{C} \overline{D} + \overline{A} + \overline{B} \overline{D} \quad (6 \text{ 分})$$

4. 卡诺图化简函数 $Y(A, B, C, D) = \sum_m(4, 5, 6, 13, 14, 15) + \sum_d(8, 9, 10, 11)$ (6 分)



5. 试分析图示DAC电路, 其中 $V_{REF} = 10V$, 试求出输出电压 V_O 的表达式; 当输出为 $d_3d_2d_1d_0 = 1100$ 时, 求 V_O 的值。(6分)




二、分析题: (共 36 分)

1. 试指出 $256K \times 8$ 位存储系统 (1) 具有多少个存储单元 (2) 至少需要几根地址线 and 数据线 (3) 若采用 $32K \times 1$ 位的存储芯片, 需要多少芯片。
(8分)





手机扫描仪
图片转Word

2. 分析下图计数器电路，指出计数器的模值，并画出所有状态的转换图，并指出 $Q[2]$ 的占空比。（8分）




3. 画出图示电路在输入波形 CP 、 $\overline{R_D}$ 及 X 作用下的输出波形 Q_1 及 Q_2 ，设电路初始态 $Q_1Q_2 = 00$ ，且不计传输时延。（10分）






4. 下图是用两片同步十六进制计数器 74LS161 构成的计数器。试回答该图集成的是几进制计数器？是同步计数器还是异步计数器？说明理由。（10 分）




手机扫描仪
图片转Word

三、综合题（共 34 分）

- 、 用 151 数据选择器设计一个四位二进制数的奇校验器。设输入的四位二进制代码分别为 A 、 B 、 C 、 D ，输出为 P 。（12 分）





- 2、设计一个“1001”的序列检测器，序列可以重复检测，画出状态转换图。
(10 分)



3. 初值可预置型计数器的一般结构模型如下图所示：(12分)

- (a) 请完成采用 D 触发器设计实现 DFF4 寄存器时序逻辑电路的连线。
- (b) 利用此模型设计模值为 13 的计数器时，对 SD[3..0] 的赋值是多少？画出该时序电路的状态转换图(要求所设计的计数器能够自启动)；
- (c) 实现 4 位二进制计数器(模值为 13)的广义译码器的设计，完成相关模块的 Verilog HDL 描述。



```
module CNT4BIT(C,N):
  Input [3: 0] C;
  output [3: 0] N;
  reg [3: 0] N;
  always@(C, N)
```

```
case(C)
```

```
endcase
```

```
endmodule
```

```
module MUX4(S,A0,A1,B)
  input S:[3: 0] A0,A1;
  output [3: 0] B;
  reg [3: 0] B;
  always@(S,A0,A1,B)
```

```
case(S)
```

```
endcase
```

```
endmodule
```

```
module COMPF(C,CT):
  Input [3: 0] C;
  output CT;
  reg CT;
  always@(C, CT)
```

```
case(C)
```

```
endcase
```

```
endmodule
```





杭州电子科技大学学生考试卷 (B) 卷

考试课程	数字逻辑电路	考试日期	2023 年 6 月 日	成绩	
课程号	A0402900	教师号		任课教师姓名	
考生姓名		学号 (8 位)		年级	专业

题号	第一 1 题	第一 2 题	第一 3 题	第一 4 题	第一 5 题	第二 1 题	第二 2 题	第二 3 题	第三 1 题	第三 2 题	第三 3 题
得分											

一、基本题: (共 30 分)

1. 设 $X = +1011101$, $Y = +0010010$, 用补码计算 $Z = X - Y$, 并求出 Z 的真值。
并将 Z 的绝对值用 8421BCD 码表示。(6 分)

(3) 补码运算

$[X]_2 = 01011101$, $[Y]_2 = 11100110$

	0	1	0	1	1	1	0	1
+	1	1	1	0	0	1	1	0
(1)	0	1	0	0	0	0	1	1

舍去

即 $[Z]_2 = 0100011$, 其真值为 $Z = +100011$

(4 分)

Z 十进制表示为 67, 75

8421BCD 码表示为 01100111 (2 分)

0111.001

2. 已知 74LS00 芯片的电流参数为 $I_{OL(max)} = 8mA$, $I_{IL(max)} = 0.1mA$, $I_{OH(max)} = 0.4mA$, $I_{IH(max)} = 20\mu A$ 。求一个 74ALS00 与非门输出能驱动多少个 74ALS00 的输入 (6 分)

解: 在低电平状态下得到能被驱动的输入个数:

$$NOL = \frac{I_{OL(max)}}{I_{IL(max)}} = \frac{8mA}{0.1mA} = 80$$

3 分

在高电平状态能驱动的输入个数是:

$$NOH = \frac{I_{OH(max)}}{I_{IH(max)}} = \frac{400\mu A}{20\mu A} = 20$$

3 分

3. 用公式法化简下列逻辑函数为最简与或表达式。

$$Y_4 = \overline{\overline{A} \overline{C} \overline{C} \overline{D} \overline{B} \overline{D}} + \overline{BC} + \overline{\overline{A} \overline{C} \overline{D}} + \overline{A} + \overline{BD} \quad (6 \text{ 分})$$

$$\begin{aligned} Y_4 &= \overline{\overline{A} \overline{C} \overline{C} \overline{D} \overline{B} \overline{D}} + \overline{BC} + \overline{\overline{A} \overline{C} \overline{D}} + \overline{A} + \overline{BD} \\ &= \overline{BD} + \overline{BC} + \overline{A} + \overline{BD} \\ &= \overline{BD} + \overline{BC} + \overline{A} + \overline{BD} \\ &= \overline{BD} \cdot \overline{BC} + \overline{A} + \overline{BD} = \overline{BC} + \overline{A} + \overline{BD} \\ &= \overline{B} + \overline{C} + \overline{A} + \overline{B} + \overline{D} = 1 \end{aligned}$$

酌情给分



4. 卡诺图化简函数 $Y(A,B,C,D) = \sum_m(4,5,6,13,14,15) + \sum_d(8,9,10,11)$ (6分)


CD \ AB	00	01	11	10
00				
01	1	1		1
11		1	1	1
10	X	X	X	X

4分

卡诺图如图所示，故： $Y = AD + \bar{A}\bar{B}\bar{C} + BCD$

(2分)

5. 试分析图示DAC电路，其中 $V_{REF} = 10V$ ，试求出输出电压 V_O 的表达式；当输出为 $d_3d_2d_1d_0 = 1100$ 时，求 V_O 的值。(6分)



$$3. V_i = -(2^3 d_3 + 2^2 d_2 + 2^1 d_1 + 2^0 d_0) \cdot V_{REF} / 2^4$$

当 $d_3d_2d_1d_0 = 1100$ 时， $V_O = -7.5V$

按照步骤酌情给分

二、分析题：(共36分)

1. 试指出 $256K \times 8$ 位存储系统 (1) 具有多少个存储单元 (2) 至少需要几根地址线 and 数据线 (3) 若采用 $32K \times 1$ 位的存储芯片，需要多少芯片。(8分)

(1) 有 $2^8 \times 10 \times 8 = 2^{21}$ 个存储单元 (2分)



(2) 地址线： $256K = 2^8 \times 10 = 2^{18}$ (2分)

数据线：8位 (2分)

$$\frac{250 \times 8}{32 \times 1} = 64$$

Q2 占空比为 $2/3$ 。(2 分)

3. 画出图示电路在输入波形 CP 、 $\overline{R}_0$ 及 X 作用下的输出波形 Q_1 及 Q_2 ，设电路初始态 $Q_1 Q_2 = 00$ ，且不计传输时延。（10分）



4. 下图是用两片同步十六进制计数器 74LS161 构成的计数器。试回答该图集成的是几进制计数器？是同步计数器还是异步计数器？说明理由。（10 分）






Y D 年分



2. 设计一个“1001”的序列检测器，序列可以重复检测，画出状态转换图。
(10分)

设 S_0 为检测开始, S_1 为检测到 1, S_2 为检测到 10, S_3 为检测到 100



评分:

4 个状态数目正确 (4分)

每个状态 状态转换 转换错误 扣 1 分, 6 分扣完为止


3. 初值可预置型计数器的一般结构模型如下图所示: (12分)

(a) 请完成采用 D 触发器设计实现 DFF4 寄存器时序逻辑电路的连线。


(b) 利用此模型设计模值为 13 的计数器时, 对 SD[3..0] 的赋值是多少? 画出该时序电路的状态转换图(要求所设计的计数器能够自启动);

(c) 实现 4 位二进制计数器(模值为 13)的广义译码器的设计, 完成相关模块的 Verilog HDL 描述。

(a) 2 分



(b) 赋值为 0011





```

module CT48(C, N)
  input B: 01 C;
  output B: 01 N;
  reg B: 01 N;
  always @(C, N)

  case (C)
    4'b000: N <= 4'b000;
    4'b001: N <= 4'b001;
    4'b010: N <= 4'b001;
    4'b011: N <= 4'b010;
    4'b100: N <= 4'b011;
    4'b111: N <= 4'b111;
    4'b110: N <= 4'b000;
    default: N <= 4'b0000;
  endcase

endmodule

module MUX4(S, A0, A1, B)
  input S: 01;
  output B: 01;
  reg B: 01;
  always @(S, A0, A1)

  case (S)
    1'b0: B <= A0;
    1'b1: B <= A1;
    default: B <= 4'b0000;
  endcase

endmodule

module COSOPH(C, CT)
  input B: 01 C;
  output CT;
  reg CT;
  always @(C, CT)

  case (C)
    4'b111: CT <= 1'b1;
    default: CT <= 1'b0;
  endcase

endmodule
  
```