

Graf 1: automat sterujący transmisją PS/2 -> LPT

SW1B - przełącznik sterujący pracą układu FPGA. Przejście L->H wyzwala jeden cykl przesłania danych PS/2->LPT
A[] - linie adresowe wewnętrznej szyny mikrokontrolera
IORQ - sygnał IORquest wewnętrznej szyny mikrokontrolera
RD - sygnał Read
WR - sygnał Write
WAIT_PS2 - sygnał WAIT pochodzący od modułu kontrolera PS/2
WAIT_LPT - sygnał WAIT pochodzący od modułu kontrolera LPT
DIB[] - wewnętrzny bufor do przechowywania danej wczytanej z linii danych D
DI[] - wejściowa szyna danych od modułu PS/2
DO[] - wyjściowa szyna danych do modułu LPT
{ ... } - funkcjonalność opcjonalna, możliwa praca automatyczna z pominięciem sygnału z przełącznika SW1B

