```
TITLE "Modul przesylajacy liczbe U2 z PS/2 na LPT";
3
   Modul ma na celu zaprezentowanie dzialania:
    - kontrolera portu wejsciowego PS/2, odczytujacego
    liczbe U2 wpisana na klawiaturze jako ZDDD
5
    - kontrolera portu wyjsciowego LPT, wysylajacego
7
    na drukarke odebrana z PS/2 liczbe U2 (druk jako ZDDD)
8
9
    INCLUDE "LPT_OUT.inc";
10
    INCLUDE "PS2_IN.inc";
11
12
    CONSTANT lpt addr = H"10"; % adres drukarki LPT w IO
13
    CONSTANT ps2_addr = H"50"; % adres klawiatury PS/2 w IO
14
15
    SUBDESIGN PS2_LPT_TRANSMITTER
16
    (
17
        GEN
               : input;
                               % zegar 20MHz
                                                               응
18
19
        % sygnaly WE / WY
                                                               읒
20
        L_A[7..0] : output; % diody gorny rzad
21
        L_B[7..0] : output; % diody dolny rzad
        P_1[7..0] : output; % port danych do LPT (SV1)
22
23
        P_2[7..0] : input; % port stanu z LPT (SV2)
24
       P_3[7..0] : output; % port sterowania do LPT (SV3) %
       P_4[7..0] : input; % port wejsciowy z PS/2 (SV4)
25
        P_5[7..0] : output; % port SV5 %
P_7[7..0] : output; % port SV7 (nieuzywany) %
%SW1B : input;% % przelacznik RUN: VCC=>przeslij%
26
27
28
        %SW2B
29
                   : input;% % przelacznik SW2B, nieuzywany %
30
        SW3B
                   : input; % przelacznik RESET: GND=>RES %
31
      % sygnaly debug na potrzeby symulacji
32
                                                               응
33
        V_A[7..0] : output;
        V_DIB[7..0] : output;
34
35
        V_DI[7..0] : output;
               : output; : output;
36
        V_WR
        V_RD
37
        V_RD . output;
V_IORQ : output;
V_WLPT : output;
V_WPS2 : output;
38
39
40
41
    )
42 VARIABLE
43
        % sygnaly wewnetrznej szyny mikrokontrolera
44
        A[7..0] : DFF; % linie adresowe szyny
        nIORQ_SYN : DFF;
45
                              % zsynchronizowane !IORQ
                  46
        IORQ
47
        nWR_SYN : DFF;
                               % zsynchronizowane !WR
48
49
                    : NODE;
                               % uzywane tylko wewnatrz modulu %
        WR
50
        nRD_SYN : DFF;
51
                               % zsynchronizowane !RD
        RD
                   : NODE;
52
                               % uzywane tylko wewnatrz modulu %
53
                            % WAIT z PS/2
54
        WAIT_PS2 : NODE;
                                                               응
        WAIT LPT : NODE;
                               % WAIT z LPT
55
```

```
% szyna D[] podzielona na czesc IN i OUT (dla AHDL)
57
         DI[7..0] : NODE;
                              % dane przesylane z PS/2 (U2)
         DO[7..0]
58
                     : NODE;
                                % dane wysylane na LPT (U2)
59
         % sygnal gotowosci drukarki, aktywny '1'
60
61
         PRN READY : NODE;
62
63
         % wewnetrzne zmienne modulu
64
         DIB[7..0] : DFF; % zbuforowane DI[]
                                                                 응
                                % wewnetrzny sygnal RESET
65
         RESET : NODE;
                                                                 용
         LPT
                    : LPT_OUT; % modul kontrolera LPT
66
67
         PS2
                    : PS2 IN; % modul kontrolera PS/2
68
69
         % automat pobierajacy liczbe U2 z PS/2 i wysylajacy na LPT%
70
         AUT_TEST : machine of bits (QT[2..0])
71
                         with states (
                                         IDL=B"000", PSA=B"001",
                                         PSB=B"010", SWA=B"011", LPA=B"100", LPB=B"101",
72
73
 74
                                         AEN=B"110");
75
    BEGIN
76
         % debug %
77
         V_A[] = A[];
78
         V_WR
                    = !nWR_SYN;
79
         V RD
                    = !nRD SYN;
         V IORQ
                    = !nIORQ SYN;
80
                    = DIB[];
81
         V_DIB[]
82
         V_DI[]
                     = DI[];
         V_WLPT
83
                     = WAIT LPT;
84
         V_WPS2
                     = WAIT_PS2;
85
                     = 0;
         P_7[]
86
87
         % podlaczenie przerzutnikow DFF i automatow
88
         DIB[].clk = GEN;
         DIB[].clrn = RESET;
89
90
         A[].clk
                   = GEN;
         A[].clrn = RESET;
91
92
         AUT TEST.clk = GEN;
         AUT TEST.reset = !RESET;
93
         nIORQ_SYN.clk = GEN;
nIORQ_SYN.clrn = RESET;
94
95
96
        nWR_SYN.clk = GEN;
97
         nWR_SYN.clrn
                        = RESET;
98
         nRD_SYN.clk
                       = GEN;
99
         nRD SYN.clrn = RESET;
100
101
         % wymuszenie VCC na liniach przy starcie i podczas RESET%
102
         nIORQ_SYN = !IORQ;
         nWR_SYN
                     = !WR;
103
104
         nRD_SYN
                     = !RD;
105
106
         % sygnal resetujacy z przelacznika 3
107
         RESET = SW3B;
108
109
         % sygnalizacja na diodach
                     = (!PRN_READY, WAIT_PS2, WAIT_LPT, 1, 1, !QT[]);
110
         L A[]
```

```
Date: March 27, 2011
                         PS2_LPT_TRANSMITTER.tdf Project: PS2_LPT_TRANSMITTER
  111
            L B[]
                      = !PS2.PS2_DEBUG_PORT[];
  112
  113
           % podlaczenie koncowek modulu PS/2
                                                                   응
                    = H"02";
  114
            %DI[]
            WAIT_PS2
                       = SW2B;%
  115
  116
            % WE/WY
  117
            PS2.PDATA_IN[] = P_4[];
  118
            P_5[]
                  = PS2.PS2_DEBUG_PORT[];
  119
            % sygnaly wewnetrznej szyny mikrokontrolera
  120
            WAIT_PS2 = PS2.WAIT;
           DI[]
  121
                      = PS2.DATA[];
           PS2.ADDR[] = A[];
  122
  123
          PS2.IORO = !nIORO SYN;
                      = !nRD_SYN;
  124
          PS2.RD
  125
          % sygnaly kontrolne
                                                                   2
  126
           PS2.RESET = RESET;
  127
           PS2.GEN
                       = GEN;
  128
  129
  130
           % podlaczenie koncowek modulu LPT
                                                                   ્ર
  131
           % WE/WY
  132
           P 1[]
                       = LPT.LDATASYN[];
  133
           LPT.LSTAT[] = P_2[];
  134
           P_3[] = LPT.LCTRL[];
  135
           % sygnaly wewnetrznej szyny mikrokontrolera
           WAIT_LPT = LPT.WAIT;
LPT.A[] = A[];
  136
  137
            LPT.IORQ = !nIORQ_SYN;
  138
                     = !nWR_SYN;
= DO[];
  139
            LPT.WR
  140
           LPT.D[]
            % sygnaly kontrolne
                                                                   2
  141
  142
           LPT.GEN = GEN;
  143
           LPT.RESET = RESET;
            PRN READY = LPT.PRN READY;
  144
  145
  146
            % automat pobierajacy liczbe U2 z PS/2 i wysylajacy na LPT %
            case AUT TEST is
  147
  148
                % oczekiwanie na sygnal startu cyklu z przelacznika
  149
                when IDL => if (%SW1B==%VCC) then
  150
                        A[]=ps2 addr; IORQ=GND; RD=GND; WR=VCC;
  151
                                               AUT_TEST=PSA;
  152
                    else
  153
                        A[]=ps2_addr; IORQ=VCC; RD=VCC; WR=VCC;
  154
                                               AUT TEST=IDL; end if;
  155
  156
                % wystawienie komendy odczytu z PS2/2, czeka na WAIT=H %
               when PSA => if (WAIT_PS2==GND) then
  157
                        A[]=ps2_addr; IORQ=GND; RD=GND; WR=VCC;
  158
  159
                        DIB[]=DI[];
                                               AUT_TEST=PSB;
  160
                    else
  161
                        A[]=ps2 addr; IORQ=GND; RD=GND; WR=VCC;
  162
                                               AUT_TEST=PSA; end if;
  163
  164
                % oczekiwanie na WAIT=L, aby wczytac dane do DIB
                when PSB => if (WAIT_PS2==VCC) then
  165
```

## Date: March 27, 2011 PS2\_LPT\_TRANSMITTER.tdf Project: PS2\_LPT\_TRANSMITTER

```
166
                      A[]=lpt_addr; IORQ=VCC; RD=VCC; WR=VCC;
167
                      DIB[]=DI[];
                                               AUT_TEST=SWA;
168
                  else
                      A[]=ps2_addr; IORQ=GND; RD=GND; WR=VCC;
169
                                               AUT_TEST=PSB; end if;
170
                      DIB[]=DI[];
171
172
              % zmiana sygnalow na komende zapisu do LPT
                                                                        왕
173
              when SWA =>
174
                      A[]=lpt_addr; IORQ=GND; RD=VCC; WR=GND;
175
                      DO[]=DIB[]; DIB[]=DIB[]; AUT_TEST=LPA;
176
177
              % wystawienie komendy zapisu na LPT, czeka na WAIT=H
              when LPA => if (WAIT LPT==GND) then
178
179
                      A[]=lpt_addr; IORQ=GND; RD=VCC; WR=GND;
180
                      DO[]=DIB[]; DIB[]=DIB[]; AUT_TEST=LPB;
181
                  else
182
                      A[]=lpt_addr; IORQ=GND; RD=VCC; WR=GND;
183
                      DO[]=DIB[]; DIB[]=DIB[]; AUT_TEST=LPA; end if;
184
185
              % oczekiwanie na WAIT=L (koniec wydruku)
                                                                       %
              when LPB => if (WAIT_LPT==VCC) then
186
187
                      A[]=lpt_addr; IORQ=VCC; RD=VCC; WR=VCC;
188
                      DIB[]=DIB[];
                                               AUT_TEST=AEN;
189
                  else
                      A[]=lpt_addr; IORQ=GND; RD=VCC; WR=GND;
190
191
                      DO[]=DIB[]; DIB[]=DIB[]; AUT_TEST=LPB; end if;
192
193
              % oczekiwanie na ustawienie przelacznika w pozycje GND %
194
              when AEN => if (%SW1B==GND%VCC) then
195
                      A[]=ps2_addr; IORQ=VCC; RD=VCC; WR=VCC;
                                               AUT_TEST=IDL;
196
197
                  else
198
                      A[]=lpt_addr; IORQ=VCC; RD=VCC; WR=VCC;
199
                      DIB[]=DIB[];
                                               AUT TEST=AEN; end if;
200
          end case;
201
202
    END;
```