

دانشگاه صنعتی اصفهان

دانشکده برق و کامپیوتر

گزارش انجام پروژه درس زبان توصیف سخت افزار و مدارات FIR Filter حذف نویز از فایل صوتی

استاد:

دکتر مجید نبی



فهرست مطالب

١	مقدمه
	تعریف FIR Filter
	کاربرد Fir Filter در پروژه
	آی سی موردنظر
	محیط برنامه نویسی و شبیه سازی
	مرورى بر پروژه
	فاز یک
	روند اجرای FIR_Filter
	ماجول Test
	روند اجرای Test
۲	شبيه سازى
	منابع مصرف شده آی سی
	الطلاعات فرکانس و زمان اجرا و کلاک
٦	فاز دوم
٦	روش های بهینه سازی
٦	Pipeline
٧	منابع مصرف شده آی سی
٧	اطلاعات فرکانس و زمان اجرا و کلاک
٨	مقايسه pipeline با فاز اول
٨	Resource sharing
٩	شبیه سازی Resource sharing
٩	منابع مصرف شده آی سی
١	اطلاعات فرکانس و زمان اجرا و کلاک
١	مقایسه resource sharing با فاز اول
١	فاز سوم
١	\ Core FIR Filter
١	تظیمات FIR Filter
١	ماجول Test
١	شبیه سازی core Fir Filter(بهینه سازی شده پارامتر area)
١	منابع مصر ف شده آی سی

17	اطلاعات فرکانس و زمان اجرا و کلاک
١٣	مقایسه استفاده از speed)core Fir Filter) با فاز یک
١٣	شبیه سازی core Fir Filter(بهینه سازی شده پارامتر speed)
١٣	منابع مصرف شده آی سی
١٤	اطلاعات فرکانس و زمان اجرا و کلاک
1 £	مقایسه استفاده از speed)core Fir Filter) با فاز یک
١٤	مقايسه speed و area

مقدمه

تعریف FIR Filter

فیلتر Finite impulse response)، به معنای "پا سخ محدود ضربه" است. به عنوان مثال اگر در یک ضربه، نمونه ای از "۱" با شد و به دنبال آن بسیاری صفر با شد، صفر ها پس از "۱" که نمونه است، راه خود را از طریق تاخیر فیلتر ساخته شده خواهد پیمود.

کاربرد Fir Filter در پروژه

در پروژه ی فعلی، Fir Filter جهت حذف نویز از یک فایل با ۴۴۱۰۰ دیتای ۱۶ بیتی استفاده شده است (ده ثانیه). روند حذف نویز از طریق ضرب ضرایبی مشخص پیش رفته است؛ ۱۹ ضریب در ۱۹ داده متوالی ضرب می شوند و خروجی جمع ضرب ها خواهد بود و حاصل داده بدون نویز است (فاز اول و دوم).

آی سی موردنظر

سيارتان ۶ xc 6slx9-3tqg144

محیط برنامه نویسی و شبیه سازی

کد پروژه در برنامه Xilinx ISE Design Suite و به زبان verilog نوشته و برای شبیه سازی آنالوگ از شبیه ساز برنامه Modelsim استفاده شده است.

مروری بر پروژه

در فاز اول پروژه، ساده ترین شکل FIRفیلتر نوشته شده است و حاوی test benchای است که داده ها را از روی فایل داده شده می خواند و به ماجول Fir filterمی دهد. در فاز دوم پروژه سعی بر بهینه سازی کد فاز اول شده و در فاز سوم، Fir Filter core مربوط به خود Xilinx به کار برده شده است.

فازیک

ماجول FIR_Filter

حاوی ضرایب داده شده در ۱۰ خانه ی آرایه به طول ۱۶ بیت است. ضرایبی اولی داده شده ۱۹ تا هستند اما از ضریب ۱۰ به بعد همان ضرایب ۱ تا ۹ تکرار می شوند. برای کاهش مصرف حافظه، ۹ خانه ی تکراری ذخیره نشده اند.

آرایه ای با ۱۹ خانه ی ۱۶ بیتی جهت ذخیره داده های خوانده شده از روی فایل در نظر گرفته شده اند و نهایتا یک خانه ۳۶ بیتی جهت ذخیره ی حاصل جمع ضرب ها که اندازه آن از طریق تخمین بیشترین داده ی تولید شده، حساب شده است.

روند اجرای FIR_Filter

همان طور که در پاراگراف های قبلی ذکر شد، ضرایب به صورت ۱۹ تایی ذخیره نشده اند پس از خانه های اول تا دهم داده ها در ضرایب ۱ تا ده ضرب می شوند و خانه های ۱۱ تا ۱۹ از طریق حلقه ای نزولی در خانه های ۹، ۸ و ... ضرب می شوند.

تمام عمليات ها همراه با لبه مثبت كلاك ورودى كار مي كنند.

و نهایتا خروجی با حذف ۲۱ بیت اولیه بر روی خروجی ماجول قرار می گیرد.


ماجول Test

در این ماجول، نمونه ای از ماجول Fir_Filter گرفته شده و رجیستر هایی علامت دار برای ورودی و خروجی های آن نوشته شده اند. علاوه بر این ها، یک خانه حافظه ۲۱ بیتی به عنوان شمارنده و یک آرایه ۴۴۱۰۰۰ تایی با طول ۱۶ بیت برای ذخیره حافظه خوانده شده از روی فایل داده در نظر گرفته شده است.

روند اجرای Test

کلاک ورودی با دوره 10ns ای کار می کند و هر 5ns نقیض کلاک قبلی می شود. تمام اطلاعات فایل بر روی آرایه ۴۴۱۰۰۰ تایی ذخیره می شوند و پس از ذخیره شدن، به و سیله شمارنده از داده اول تا آخر خوانده شده و به عنوان ورودی به نمونه ماجول Fir_Filter تحویل داده می شود. مقدار اولیه شمارنده صفر و اولین لبه کلاک هم صفر است. ورودی داده هم مطابق لبه مثبت کلاک هر 10ns یک بار تغییر می کند. (با تغییر شمارنده)

شبيه سازى



خروجی شبیه سازی فاز اول در ۵ ثانیه اول

منابع مصرف شده آی سی

Device Utilization Summary (estimated values)				Θ
Logic Utilization	Used	Available	Utilization	
Number of Slice Registers	287	11440		2%
Number of Slice LUTs	2038	5720		35%
Number of fully used LUT-FF pairs	55	2270		2%
Number of bonded IOBs	33	102		32%
Number of BUFG/BUFGCTRLs	i	16		6%
Number of DSP48A1s	i	16		6%

```
inferred 19 Multiplier(s).
inferred 18 Adder/Subtractor(s).
inferred 304 D-type flip-flop(s).
```

اطلاعات فركانس و زمان اجرا و كلاك

Minimum period: 24.194ns (Maximum Frequency: 41.332MHz)
Minimum input arrival time before clock: 14.628ns
Maximum output required time after clock: 3.597ns
Maximum combinational path delay: No path found

اطلاعات گزارش شده توسط نرم افزار Xilinx ISE جلوتر، جهت مقایسه تغییرات کد مورد استفاده قرار می گیرند.

فاز دوم

روش های بهینه سازی

برای پائین آوردن مدت ا جرای برنامه و بهره گیری کم از قطعات آی سی، دو روش pipeline و بهرای پائین resourcesharing اعمال شده اند که اجرای این دو trade off زمان و قطعات است و به عنوان مثال با پائین آوردن زمان، قطعات بیشتری در گیر می شود.

Pipeline

در فاز اول پروژه، در هر کلاک ۱۸ عمل ضرب انجام می شد و در خانه ی ۱۹ ام داده ورودی قرار می گرفت. برای این قسمت در دو procedural block مجزای حساس به لبه مثبت کلاک، عمل ضرب و عمل جمع انجام می شوند. علاوه بر فاز اول، یک آرایه ۱۹ تایی به طول ۱۶ هم ساخته شده است. به این ترتیب خروجی اول در کلاک دوم بد ست می آید و بقیه خروجی ها به ازای هر یک کلاک بدست خواهد آمد.در این مرحله به دنبال بهینه سازی زمان هستیم.

شبیه سازی Pipeline



شبیه سازی در مدت زمان 4.58

منابع مصرف شده آی سی

Device Utilization Summary (estimated values)				Ŀ
Logic Utilization	Used	Available	Utilization	
Number of Slice Registers	378	11440		3%
Number of Slice LUTs	944	5720		16%
Number of fully used LUT-FF pairs	138	1184		11%
Number of bonded IOBs	33	102		32%
Number of BUFG/BUFGCTRLs	1	16		6%
Number of DSP48A1s	16	16		100%

inferred 19 Multiplier(s).
inferred 37 Adder/Subtractor(s)
inferred 988 D-type flip-flop(s)

اطلاعات فركانس و زمان اجرا و كلاك

Minimum period: 9.076ns (Maximum Frequency: 110.179MHz)
Minimum input arrival time before clock: 6.468ns
Maximum output required time after clock: 3.597ns
Maximum combinational path delay: No path found

مقایسه pipeline با فاز اول

تعداد رجیستر ها ۹۱ تا زیاد، ۱۰۹۴ LUT تا کم، تعداد جفت های ۸۳ LUT-FF تا زیاد و DSP48A1 ها ۱۵ تا و زیاد شده است. تعداد ضرب کننده ها ثابت مانده اند اما تعداد جمع کننده ها و فلیپ-فلاپ های D به ترتیب ۱۹ تا و ۶۸۴ تا اضافه شده اند.

تا این جا، قطعات بیشتری از آی سی FPGA در گیر شده اند.

اما مینیموم دوره از 24.194ns به 9.076ns و ماکسیموم فرکانس از 41.332MHz به 3.597ns مینیموم دوره از 3.597ns به 3.597ns رسیده است. که پیشرفت خوبی به حساب می آید. زمان وارد شدن ورودی ها هم از 14.628ns رسیده اند و مابقی المان ها ثابت مانده اند.

به طور کلی می توان گفت با اجرای pipeline قطعات بیشتری در آی سی استفاده شده اند و در مقابل متغیر زمان وضعیت بهتری پیدا کرد.

Resource sharing

در فاز اول پروژه در هر کلاک به ۱۹ ضـرب کننده و جمع کننده نیازمند داشـتیم و در هر کلاک یک خروجی محاسـبه می شد و به تبع منابع زیادی در آی سی مورد استفاده می شد.

در بخش resource sharing به دنبال بهینه سازی منابع آی سی هستیم و برای بهینه سازی، در هر کلاک تنها یک ضرب کننده و جمع کننده قرار می دهیم. با این روش خروجی موردنظر به دست می آید و در منابع صرفه جویی می شود.

شبیه سازی Resource sharing



شبیه سازی در مدت زمان 75

منابع مصرف شده آی سی

		_	<u> </u>
Device Utilization Summary (estimated values)			
Logic Utilization	Used	Available	Utilization
Number of Slice Registers	346	11440	3%
Number of Slice LUTs	473	5720	8%
Number of fully used LUT-FF pairs	13	806	1%
Number of bonded IOBs	33	102	32%
Number of BUFG/BUFGCTRLs	1	16	6%
Number of DSP48A1s	1	16	6%

```
inferred 1 RAM(s).
inferred 1 Multiplier(s).
inferred 2 Adder/Subtractor(s).
inferred 362 D-type flip-flop(s).
inferred 2 Multiplexer(s).
```

اطلاعات فركانس و زمان اجرا و كلاك

Minimum period: 9.803ns (Maximum Frequency: 102.011MHz)
Minimum input arrival time before clock: 2.21lns
Maximum output required time after clock: 3.597ns
Maximum combinational path delay: No path found

مقایسه resource sharing با فاز اول

تعداد ۵۹ تا رجیستر زیاد،۱۵۶۵ تا LUT کم، ۴۲ جفت LUT-FF کم و مابقی ثابت مانده اند. تعداد ضرب کننده ها از ۱۹ تا به یکی و جمع کننده ها از ۱۸ تا به دو تا تقلیل پیدا کرده اند. تعداد ۵۸ تا فلیپ-فلاپ نوع اضافه شده است. هم چنین به انواع قطعات دو عدد MUXو یک RAMنیز اضافه شده اند. هدف ما کم کردن تعداد ضرب کننده ها و جمع کننده ها بود که در اعداد ارائه شده چنین چیزی مشاهده می شود.

و در بخش زمان ها از 24.194ns به 9.803ns در مورد مینیموم دوره رسیده ایم که شاهد کاهش بوده ایم. هم از 14.628ns چنین فرکانس از 41.332MHz به 102.011MHz مربوط به زمان وارد شدن ورودی ها هم از 2.211ns به 2.211ns رسیده اند و مابقی المان ها ثابت مانده اند. با توجه به ارقام مربوط به زمان، چندان با کاهش قطعات موردنظرمان از لحاظ زمانی ضرر نکرده ایم.

فاز سوم

Core FIR Filter

برنامه xilinx ISE خود تعدادی core آماده را ارائه می دهد که در میان آن ها Fir Filter نیز قرار دارد. با تنظیم کردن ویژگی های آن و نوشتن test bench برای ورودی های core می توان خروجی ها مد نظر را دریافت کرد.


تنظیمات FIR Filter

ضرایب از روی فایل داده شده خوانده می شوند. نوع Single rate ، Filter type است. تعداد امی شوند. نوع Channel یکی امی الله select format است. و select format همان select format همان select format همان می الله select format همان الله ورودی و الله frequency است. طول ورودی ۱۶۶ بیت می شود. و نوع output rounding mode تبدیل به truncate LSBs می شود.

ماجول Test

ماجول تست تقریبا همانند ماجول تست فاز اول است. به جز آن که delayها دقیق محاسبه شده اند. فرکانس کلاک کا ماجول تست تقریبا همانند ماجول تست، با تقسیم ۱ بر آن، با 50MHz است، با تقسیم ۱ بر آن، با تقریبی مناسب 22675nsمی شود.

شبیه سازی core Fir Filter (بهینه سازی شده پارامتر)



شبیه سازی در مدت ۱0۶است.

منابع مصرف شده آی سی

Device Utilization Summary (estimated values)				Ŀ
Logic Utilization	Used	Available	Utilization	
Number of Slice Registers	148	11440		1%
Number of Slice LUTs	145	5720		2%
Number of fully used LUT-FF pairs	136	157		86%
Number of bonded IOBs	35	102		34%
Number of BUFG/BUFGCTRLs	1	16		6%
Number of D5P48A1s	1	16		6%

اطلاعات فركانس و زمان اجرا و كلاك

Minimum period: 2.882ns (Maximum Frequency: 346.929MHz)


Minimum input arrival time before clock: 1.80lns Maximum output required time after clock: 3.79lns Maximum combinational path delay: No path found

مقایسه استفاده از area)core Fir Filter) با فازیک

تعداد رجیستر ها ۱۳۹ تا، LUTها ۱۸۹۳ تا کاهش و جفت های ۱۸۱ LUT-FF اه افزایش پیدا کرده اند.

مینیموم دوره از 24.19ns به 24.19ns و فرکانس از 41.332MHz به 346.929MHz رسیده است. زمان وارد شدن ورودی ها هم از 14.628ns به 1801ns تغییر پیدا کرده. با توجه به اعداد و ارقام شاهد بهبودی در تمامی جهات هستیم.

شبیه سازی core Fir Filter (بهینه سازی شده پارامتر)



شبیه سازی در مدت 108است.

منابع مصرف شده آی سی

Rectangular Snip Device Utilization Summary (estimated values)				Е
Logic Utilization	Used	Available	Utilization	
Number of Slice Registers	160	11440		1%
Number of Slice LUTs	142	5720		2%
Number of fully used LUT-FF pairs	136	166		81%
Number of bonded IOBs	35	102		34%
Number of BUFG/BUFGCTRLs	1	16		6%
Number of DSP48A1s	1	16		6%

اطلاعات فركانس و زمان اجرا و كلاك

Minimum period: 2.210ns (Maximum Frequency: 452.396MHz)
Minimum input arrival time before clock: 1.80lns
Maximum output required time after clock: 3.950ns
Maximum combinational path delay: No path found

مقایسه استفاده از speed)core Fir Filter) با فاز یک

تعداد رجیستر ها ۱۲۷ تا، تعداد LUTها ۱۸۹۶تا کاهش و تعداد جفت های LUT-FF ها ۸۱ افزایش داشته اند.

مینیموم دوره از 24.194ns به 2.210ns و فرکانس از 41.332MHz به 452.396MHz رسیده است. زمان وارد شدن ورودی ها هم از 14.628ns به 1.801ns تغییر پیدا کرده است.

مقایسه speed و area

در حالت area بهینه سازی، تعداد ۱۲ تا رجیستر کمتر اما ۳ تا LUT بیشتر به کار رفته است اما جفت های LUT- در حالت 305.467MHz بهبود مینیموم دوره و 105.467MHz شاهد افزایش فرکانس هستیم.