



Musterlösung

Aufgabe 15: Logische Schaltungen

Durch welche logische Verknüpfung ergibt sich die Ausgangsgröße y aus a) den beiden Eingangsgrößen x_1 und x_2 ?

Logische Verknüpfungen:

• AND: $y = x_1 \land x_2$

• NOT: $y = \overline{x_1}$ • NAND: $y = \overline{x_1 \wedge x_2}$

• OR: $y = x_1 \lor x_2$

• NOR: $y = \overline{x_1 \lor x_2}$

EXOR: $y = (x_1 \wedge \overline{x_2}) \vee (\overline{x_1} \wedge x_2)$


Comparator: $y = (x_1 \wedge x_2) \vee (\overline{x_1} \wedge \overline{x_2})$

Transistortypen:


MOSFET Anlagerungstyp

p-Kanal





n-Kanal



Einteilung der Schaltung in drei Bereiche:

- 1. Serienschaltung von T_5 und T_6 , p-Kanal und n-Kanal
 - Wenn ein Transistor schaltet sperrt der andere
 - Die Transistoren schalten je nach Potenzial am Punkt P (S von T₂ und D von T₃)

Р	T ₆	T ₅	У
$U_{\scriptscriptstyle B} = 1$	Į	S	0V = 0
0V ≙ 0	S	Į	$U_{R} = 1$

• NOT (Inverter): $y = \overline{P}$

2. Parallelschaltung von T_1 und T_2 , beide p-Kanal

X 1	T_1	X2	T ₂	m
0	l	0	l	$U_{\scriptscriptstyle B} = 1$
1	S	0	l	$U_{\scriptscriptstyle B} = 1$
0	l	1	S	$U_B = 1$
1	S	1	S	$\neq U_B$

lacktriangle Wenn ein Transistor schaltet, liegt an P die Spannung U_B an.

3. Serienschaltung von T₃ und T₄, beide n-Kanal

X1	T ₃	X 2	T 4	m
1	l	1	l	0
0	S	0	S	≠0
1	l	0	S	≠0
0	S	1	l	≠0

4. Schaltung 2. und Schaltung 3.:

X1	X 2	2.	3.	Р
0	0	l	S	$U_{\scriptscriptstyle B} = 1$
1	0	l	S	$U_B = 1$
0	1	l	S	$U_B = 1$
1	1	S	l	0

 $\blacksquare \quad \Longrightarrow \mathsf{NAND} \colon P = \overline{x_1 \wedge x_2}$

Insgesamt ergibt sich aus dem NAND und der NOT Verknüpfung eine AND Verknüpfung.