Министерство образования и науки Российской Федерации

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

«Владимирский государственный университет имени Александра Григорьевича и Николая Григорьевича Столетовых» (ВлГУ)

Кафедра «Вычислительная техника»

Лабораторная работа № 2

по дисциплине

«САПР ПЛИС и ИМС»

Выполнил: ст. гр. ВТм - 112 А.Х. Муна

Принял: С.С. Гладьо

Разработка ядра цифрового блока на базе языка VHDL

Цель работы: изучение правил создания цифровых блоков на VHDL, разработка ядра цифрового блока.

Вариант 10.

1. **Задание:** Счетчик со сбросом, загрузкой, сигналом разрешения — устройство подсчитывает количество изменений входных данных с последнего сигнала «сброс». Счет выполняется только при наличии сигнала «разрешение счета».

Вход: входные 32-х разрядные данные;

сброс;

разрешение счета.

Выход: выходные данные.

1. Спецификация устройства:

Устройство подсчитывает количество изменений входных данных с последнего сигнала «сброс». Вход: двоичное 32-х разрядное число

Выход: двоичное число

Интерфейс устройства описывается следующим образом: entity counter is

port(

CLK: in std_logic; RST: in std_logic; EN: in std_logic;

DI :in std_logic_vector(31 downto 0); CNT: out std_logic_vector(31 downto 0)

);

рт Входными сигналами являются сигналы CLK-синхросигнал, RST-сброса шина EN шина разрешение. Выходной сигнал CNT- шина последовательнная числа.

В ходе работы сознаны два ядра - netlist файлы для реализаций устройства в базисе FPGA ПЛИС Virtex4 XC4VFX12 и Kintex7 XC7K70T. Файлы имеют обозначения counter.ngc.

VHDL


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
```

```
entity counter is
port(
         CLK: in std logic;
         RST: in std logic;
         EN: in std logic;
         DI :in std logic vector(31 downto 0);
         CNT: out std logic vector(31 downto 0)
  );
end counter;
architecture Behavioral of counter is
   signal temp: std logic vector(31 downto 0);
begin
   CounterProcess: process(DI, RST, CLK, EN)
   begin
         if (RST = '1') then
          temp \leq (others =>'0');
          else
          if(rising edge(CLK) and EN = '1') then
               temp \le temp+1;
          end if:
         end if;
end process;
   CNT <= temp;
end Behavioral;
```

2. Тестирование

-modelsim:






-Xilinx:


```
LIBRARY ieee;
USE ieee.std logic 1164.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--USE ieee.numeric std.ALL;
ENTITY counter test bench IS
END counter test bench;
ARCHITECTURE behavior OF counter test bench IS
    -- Component Declaration for the Unit Under Test (UUT)
    COMPONENT counter
    PORT (
         CLK : IN std_logic;
         RST : IN std logic;
         EN : IN std_logic;
         DI : IN std_logic_vector(31 downto 0);
         CNT : OUT std_logic_vector(31 downto 0)
        );
    END COMPONENT;
   --Inputs
   signal CLK : std_logic := '0';
   signal RST : std logic := '0';
   signal EN : std logic := '0';
   signal DI : std logic vector(31 downto 0) := (others => '0');
   --Outputs
   signal CNT : std logic vector(31 downto 0);
   -- Clock period definitions
   constant CLK period : time := 10 ns;
BEGIN
   -- Instantiate the Unit Under Test (UUT)
   uut: counter PORT MAP (
          CLK => CLK,
          RST => RST,
          EN => EN,
          DI => DI,
          CNT => CNT
        );
   -- Clock process definitions
   CLK process :process
   begin
```


```
CLK <= '0';
              wait for CLK period/2;
              CLK <= '1';
              wait for CLK period/2;
              EN <= '1'; wait for CLK period;
     end process;
                        RST <= '0', '1' after 5ns, '0' after 10ns;
     DI <= (others => '1'),
                  (0 \Rightarrow '0', others \Rightarrow '0') after 1ns,
                  (0 => '1', others => '0') after 40ns,
                  (1 \Rightarrow '1', 0 \Rightarrow '0', others \Rightarrow '0') after 60ns,
                       (1 => '1', 0 => '1', others => '0') after 80ns,
                  (2 \Rightarrow '1', 1 \Rightarrow '0', 0 \Rightarrow '0', others \Rightarrow '0') after 100ns,
                  (2 \Rightarrow '1', 1 \Rightarrow '0', 0 \Rightarrow '1', others \Rightarrow '0') after 120ns,
                            (2 \Rightarrow '1', 1 \Rightarrow '1', 0 \Rightarrow '0', others \Rightarrow '0') after 140ns,
                  (2 => '1', 1 => '1', 0 => '1', others => '0') after 160ns,

(3 => '1', 2 => '0', 1 => '0', 0 => '0', others => '0') after 180ns,

(3 => '1', 2 => '0', 1 => '0', 0 => '1', others => '0') after
200ns,
                  (3 \Rightarrow '1', 2 \Rightarrow '0', 1 \Rightarrow '1', 0 \Rightarrow '0', others \Rightarrow '0') after 220ns, (3 \Rightarrow '1', 2 \Rightarrow '0', 1 \Rightarrow '1', 0 \Rightarrow '1', others \Rightarrow '0') after 240ns,
                  (3 \Rightarrow '1', 2 \Rightarrow '1', 1 \Rightarrow '0', 0 \Rightarrow '0', others \Rightarrow '0') after
260ns,
                  (3 \Rightarrow '1', 2 \Rightarrow '1', 1 \Rightarrow '0', 0 \Rightarrow '1', others \Rightarrow '0') after
280ns,
                   (3 \Rightarrow '1', 2 \Rightarrow '1', 1 \Rightarrow '1', 0 \Rightarrow '0', others \Rightarrow '0') after
300ns,
                  (3 \Rightarrow '1', 2 \Rightarrow '1', 1 \Rightarrow '1', 0 \Rightarrow '1', others \Rightarrow '0') after
320ns;
END;
```









RTL-cxema(Virtex4 XC4VFX12):

Чёрный ящик:




Белый ящик:




Размещение(Virtex4 XC4VFX12):

		and the second contract and the second contract and the second contract and the second contract and the second
	The state of the s	
	Section 1	
	0.0.0.0.0.0.0.0.0.0.0.0.0.0.0.0	C. d.
المعامل والمعامل والم	harana andara ana and	La sa




Трассировка(Virtex4 XC4VFX12):



RTL-cxema(Kintex7 XC7K70T):

Размещение(Kintex7 XC7K70T):





Трассировка(Kintex7 XC7K70T):

Вывод: изучены правила создания цифровых блоков на VHDL и разработки ядра цифрового блока.