

Laboratoire d'Electronique INPT

La Boucle à verrouillage de phase(PLL) et ses Applications :

Effectué à :

LABORATOIRE Electronique INPT RABAT

Encadré Par:

Encadrant pédagogique : M.BOUYAHYAOUI Abdelmalik

Maitre de Stage: M.AITOUMERI Abdelhamid

Réalisé Par:

BOUAGOUN Abdellah

Année universitaire 2017-2018

Remerciements

Je tiens à témoigner ma reconnaissance à Dieu Tout-Puissant de m'avoir donné le courage et la force de mener à terme ce projet.

Je m'incline respectueusement devant les deux êtres à qui je dois l'existence, mon père et ma mère. Je leur exprime mes hauts et profonds signes de reconnaissance et d'obéissance. Je remercie aussi mes sœurs, tous les membres de ma famille ainsi que tous les amis.

Je tiens à exprimer toute ma profonde reconnaissance à mon professeur et encadrant M. BOUYAHYAOUI Abdelmalik. Je le remercie chaleureusement pour m'avoir encadré dans ce travail, pour ses qualités humaines et surtout ses qualités scientifiques, qui m'ont permis de bien réaliser ce rapport. Qu'il trouve ici toute ma gratitude pour sa patience, pour m'avoir formé en Electronique.

Mes remerciements vont également à mon maitre de stage M.AITOUMERI Abdelhamid, sa disponibilité permanente et ses conseils indispensables pour la réussite de ce projet.

Résumé:

De nos jours, l'électronique est devenu indispensable dans la vie humaine, on observe son intense influence dans tous les domaines.

Dans ce contexte, la boucle à verrouillage de phase est fortement employée dans les radios, Télécommunications, Ordinateurs...

Notre objectif dans ce stage est de réaliser une maquette pédagogique qui englobe les applications les plus cruciales de la boucle à verrouillage de phase.

Le présent rapport présente ces différentes applications et les tests conduits au laboratoire d'électronique à l'INPT.

Table des Matières:

| - | ntroduction à la PLL | 9 |
|------------|--|----|
| | 1.Historique: | 9 |
| | 2.Schéma fonctionnel de la PLL : | 10 |
| | 3.Principe de fonctionnement | 10 |
| | 4.Les comparateurs de phase: | 12 |
| | a.Comparateur 1: | 12 |
| | b.Comparateur II: | 14 |
| | 5.Le filtre passe bas: | 16 |
| | a.1 ^{er} ordre: | 16 |
| | b.2 ^{ème} ordre: | 17 |
| | 6.VCO: | 17 |
| - | Applications: | 18 |
| | 1.Synthétiseur de fréquence: | 18 |
| | 2.Modulation FM: | 20 |
| | 3.Démodulation FM: | 20 |
| | 4.Détecteur AM: | 21 |
| Ш | -Fonctionnalités supplémentaires dans la maquette: | 22 |
| | 1.Oscillateur à base du Quartz : | 22 |
| | 2.Modulation AM avec AD633: | 23 |
| | 3.NAND Trigger de Schmitt | 24 |
| IV | -Projet Complet | 24 |
| | 1.Circuit sur ISIS Proteus: Projet Complet | 24 |
| | 2.Conception du PCB: | 25 |
| | 3.Couverture de la maquette: | 26 |
| | 4.La maquette réalisée: | 27 |
| V- | Conclusion: | 29 |
| VI | -Bibliographie: | 30 |

Table des figures :

| Figure 1 Shéma simplifié d'une PLL | 10 |
|--|----|
| Figure 2 Schéma Block de CD4046B | 11 |
| Figure 3 Comparateurs de phase de la PLL CD4046 | 12 |
| Figure 4 Vmoyenne en fonction du déphasage | 13 |
| Figure 5 Caractéristiques du comparateur 1 à la sortie du filtre passe bas | 14 |
| Figure 6 Filtre passe bas du 1er ordre | 16 |
| Figure 7 Filtre passe bas du 2ème ordre | 17 |
| Figure 8 Schéma du VCO de CD4046 | 17 |
| Figure 9 la PLL CD4046 | 18 |
| Figure 10 Schéma bloc du synthétiseur de fréquence | 19 |
| Figure 11 Diviseur de fréquence CD4040 | 19 |
| Figure12 circuit de la Modulation FM | 20 |
| Figure 13 circuit de la Démodulation FM | 20 |
| Figure 14 Détecteur AM à l'aide du multiplieur AD633 | 21 |
| Figure 15 Signal démodulé AM | 22 |
| Figure 16 Oscillateur à base de quartz | 22 |
| Figure17 Modulation AM avec AD633 | 23 |
| Figure 18 Modulation AM d'une porteuse de 455 kHz avec un signal de 1 kHz | 23 |
| Figure19 NAND Trigger de Schmitt | 24 |
| Figure 20 Circuit sur ISIS Proteus | 24 |
| Figure 21 Conception du PCB | 25 |
| Figure 22 Couverture de la maquette | 26 |
| Figure 23 Aperçu en dessus de la maquette | |
| Figure 24 apercu en dessous de la maquette | |

I- Introduction à la PLL

1. Historique:

Tout d'abord, le nom peut en donner une idée. PLL est l'abréviation de Phase Locked Loop, en français boucle à verrouillage de phase. La naissance de la PLL remonte à 1932, alors qu'un ingénieur nommé DE BELLESCIZE cherchait à améliorer la réception des signaux radioélectriques en modulation d'amplitude. Auparavant, la démodulation de ces signaux se faisait grâce à une détection d'enveloppe obtenue en utilisant un détecteur de crête (circuit comportant une diode, un condensateur et une résistance). qui a eu comme inconvénient le fait qu'il est très sensible aux bruits parasites, qu'ils soient d'origine atmosphérique (orages) ou industrielle (moteurs). Les signaux utiles trop faibles étaient donc noyés dans du bruit et devenaient inutilisables.

Un nouveau principe de démodulation, appelé démodulation synchrone, a alors été mis au point. Il nécessite la production, au niveau du récepteur, d'un signal dont la phase est verrouillée sur celle de la porteuse de l'émission reçue. En 1932, à l'époque des tubes, les réalisations à base de PLL étaient volumineuses et chères. C'est pourquoi ce principe a été réservé aux matériels professionnels jusqu'à la généralisation des circuits intégrés.

En outre, Le terme boucle provient du domaine des asservissements. Nous sommes donc en présence d'un système asservi appelé aussi en boucle fermée.

Le nom nous indique la grandeur asservie, il s'agit de la phase du signal de sortie qui est verrouillée sur la phase du signal d'entrée. La fréquence du signal de sortie est forcément elle aussi verrouillée sur celle du signal d'entrée.

2. Schéma fonctionnel de la PLL:

Tout d'abord, nous allons commencer en raisonnant sur un schéma facile à comprendre mais qui comporte quelques inexactitudes sur lesquelles nous reviendrons par la suite.




Figure 1 Shéma simplifié d'une PLL

Le comparateur de phase délivre un signal u(t) constitué d'une valeur moyenne uo et de toute une série d'harmoniques. Dans le cas d'une PLL digitale, u(t) est un signal carré positif variant entre 0V et la tension d'alimentation positive. Il est important de retenir que uo est une tension continue proportionnelle au déphasage qui existe entre les deux signaux appliqués sur les entrées du comparateur de phase. Le filtre passe-bas transmet la tension continue uo à l'entrée du VCO qui délivre sur sa sortie une fréquence proportionnelle à uo.

3. Principe de fonctionnement

Pour simplifier, on va supposer pour l'instant que la fréquence appliquée à l'entrée est constante.

Lorsque la boucle est verrouillée (on dit aussi accrochée), la fréquence fs est exactement égale à la fréquence fe et est donc elle aussi constante.

Puisque fs = cte, u_0 est une tension continue proportionnelle au déphasage entre v_0 et v_0 . Ce déphasage est tel que la valeur moyenne du signal délivré par le comparateur de phase provoque l'oscillation du VCO à fs = fe. Dans ces conditions, les différentes grandeurs sont en régime permanent et ne peuvent évoluer.

Pendant la réalisation des montages, on utilisera la PLL CD4046, c'est pour cela, on va présenter une description de ses éléments essentiels. La figure 2, présente le schéma block de cette PLL.




Figure 2 Schéma Block de CD4046B

Les composants qu'on va exploiter dans La PLL CD4046, sont: les deux comparateurs de phase et le VCO.

4. Les comparateurs de phase:

Un comparateur de phase est un circuit électronique qui génère son signal de sortie qui est proportionnel au déphasage entre les deux signaux d'entrée, voilà le schéma bloc des deux comparateurs de phase




Figure 3 Comparateurs de phase de la PLL CD4046

a. Comparateur 1:

Celui-ci est une porte logique OU-exclusif, on y injecte deux signaux carrés. Le signal de sortie du comparateur est en état haut si les deux signaux d'entrée sont dans des états disjoints.

Pour maximiser la bande de verrouillage de la boucle à verrouillage de phase, il faut que les deux signaux à l'entrée du comparateur aient un rapport cyclique de 50%.

En outre, il faut avoir un déphasage de 90° entre le signal d'entrée et la sortie du VCO pour avoir VDD/2 à la sortie du filtre passe bas.

Test du comparateur 1 au laboratoire:

On a injecté à l'entrée du comparateur 1 deux signaux carrés, on fait varier la fréquence des deux signaux mais en gardant la condition : $f_{\text{signal_input}} = f_{\text{VCO_output}}$.

avec VDD = 10v.

On a obtenu les résultats suivants:




Figure 4 Vmoyenne en fonction du déphasage

Ce qui

ressemble au graphe présenté au datasheet:




Figure 5 Caractéristiques du comparateur 1 à la sortie du filtre passe bas

Concernant la zone de verrouillage et de capture de la PLL en utilisant ce comparateur, on a obtenu les valeurs suivantes:

f_{vmin}=476 KHz

fcmin=477 KHz

fcmax=480 KHz


f_{vmax}=482 KHz

Donc l'utilisation du comparateur 1 nous limite en terme de la zone de verrouillage.

b. Comparateur II:

Le second comparateur est numérique, il est construit à l'aide de plusieurs bascules et deux transistors MOS.

Concernant le fonctionnement de ce comparateur, on peut considérer plusieurs cas :



Par la suite, la tension de sortie du filtre passe bas est ajustée jusqu'à avoir la même fréquence et les deux signaux en phase.et dans cette situation:

- Les deux transistors pMOS et nMOS restent en état OFF
- la sortie du comparateur de phase devient un circuit ouvert
- la tension de sortie du filtre passe bas reste constante
- le signal (phase pulses) reste en état Haut => il indique la condition de verrouillage
- les deux signaux à l'entrée du comparateur restent en phase.

Test du comparateur 2 au laboratoire:

Concernant la zone de verrouillage et de capture de la PLL on a obtenu les valeurs suivantes:

 $f_{vmin}=2.5 kHz$

fcmin=3.5 kHz

 $f_{cmax}=685 \text{ kHz}$

 $f_{vmax}=745 \text{ kHz}$

au contraire du comparateur 1, le deuxième nous garantit un zone de verrouillage beaucoup plus grande.

5. Le filtre passe bas:

a. 1er ordre:

Pour assurer une consommation réduite de la puissance du système, il faut choisir une grande valeur de R et une petite valeur de C.

On a choisi les valeurs de R et C pour avoir une fréquence de coupure de $1/2\pi RC = 32Hz$:




Figure 6 Filtre passe bas du 1er ordre

 $R = 50k\Omega$

C= 100nF

b. 2ème ordre:




Figure 7 Filtre passe bas du 2ème ordre

On a conçu ce filtre pour avoir une fréquence de coupure $f=1/2\pi\sqrt{(R_1R_2C_1C_2)}$

Après le test de ce filtre, on a conclu qu'il vaut mieux utiliser le premier car il nécessite moins de composants. De plus, ce filtre n'apporte pas vraiment un avantage significatif par rapport au premier.

6. VCO:

Le VCO (Voltage Controlled Oscillator) est un oscillateur commandé par tension, cela signifie que la fréquence de sortie est proportionnelle à la tension d'entrée.




Figure 8 Schéma du VCO de CD4046

Pour avoir la fréquence centrale du VCO f_0 désirée, on agit sur les valeurs de R_1 , R_2 et C_1 .

Dans les applications qui suivent on fixera f_0 à 470 kHz sauf dans le cas du synthétiseur, C'est pour cela on a pris $R_1=10k\Omega$, $R_2=\infty$ et $C_1=0.15nF$ (deux capacités de 0.27nF en série)

Concernant le Comparateur à utiliser, on a conclu qu'il est préférable d'utiliser le second dans la PLL grâce à la zone de verrouillage vaste qu'il offre.

II-Applications:

On utilisera comme PLL le circuit intégré CD4046




Figure 9 la PLL CD4046

1. Synthétiseur de fréquence:

L'utilité de cette application réside au fait qu'elle nous permet d'obtenir des multiplications de la fréquence d'entrée à la sortie du VCO.




Figure 10 Schéma bloc du synthétiseur de fréquence

Pour le choix du diviseur on a utilisé dans l'implémentation le circuit intégré CD4040

Lors de la réalisation, on a constaté qu'il est difficile d'avoir un signal à fréquence stable à la sortie du VCO après l'ajout du diviseur de fréquence, alors on a opté à changer les valeurs de R1 et C1 jusqu'à avoir une sortie stable. Après plusieurs tentatives, on a choisi $R_1=10k\Omega$ et $C_1=(33nF)$ en série avec 10nF)





Figure 11 Diviseur de fréquence CD4040

Résultat: en injectant un signal carré de 1kHz, on obtient à la sortie du VCO des signaux de 2kHz,4kHz,8kHz et 16kHz.



2. Modulation FM:




Figure 12 circuit de la Modulation FM

Grace au VCO, on peut réaliser la modulation FM facilement en mettant le signal modulant à la broche 9 de CD4046 (VCO_IN) pour avoir le signal modulé en FM à la broche 4(SIGN_MODULE_FM).

3. Démodulation FM:




Figure 13 circuit de la Démodulation FM

Pour la démodulation FM, on injecte le signal modulé à SIGNAL_IN1, puis on filtre le signal issu du filtre de la PLL à l'aide du filtre composé de R7,R8 et C6, ce qui nous permet d'obtenir le signal démodulé FM.

On fait varier l'offset du signal message avant modulation FM pour avoir une meilleure démodulation.

La bande de fréquence qu'on est capable de démoduler est: de 2Hz jusqu'à 8,7kHz avec un offset de 2.3v

Après jusqu'à 23,4 kHz avec un offset de 2v.

On peut même démoduler pour des fréquences plus élevées, mais il faut filtrer de plus.

4. Détecteur AM:

Dans cette application, on va utiliser le multiplieur AD633




Figure 14 Détecteur AM à l'aide du multiplieur AD633

Concernant l'alimentation, VS+= 10v et VS- = -10v

Pour avoir une démodulation AM, on va injecter le signal modulé AM à IN_MULT1 et la porteuse est injectée à IN_MULT_2, cette porteuse est générée à partir de la PLL qui nous permet d'avoir à sa sortie un signal de même fréquence que le signal modulé. Après, on filtre le signal à la sortie du multiplieur pour avoir enfin le signal cherché à SIGNAL DEMODULE AM




Figure 15 Signal démodulé AM

III- Fonctionnalités supplémentaires dans la maquette:

1. Oscillateur à base du Quartz :




Figure 16 Oscillateur à base de quartz

En électronique, un quartz est un composant qui possède comme propriété utile d'osciller à une fréquence stable lorsqu'il est stimulé électriquement. Les

propriétés piézoélectriques remarquables du minéral de quartz permettent d'obtenir des fréquences d'oscillation très précises, ce qui en font un élément important en électronique numérique ainsi qu'en électronique analogique.

Dans la maquette, on va utilisé un quartz d'environ 32kHz, et à l'aide d'un diviseur CD4040 on obtient les fréquences souhaitées.

2. Modulation AM avec AD633:

Figure 17 Modulation AM avec AD 633

En injectant le signal message (signal modulant) et la porteuse dans le multiplieur AD633, on peut obtenir une modulation d'amplitude.




Figure 18 Modulation AM d'une porteuse de 455 kHz avec un signal de 1 kHz

3. NAND Trigger de Schmitt

Le circuit intégré CD4093 nous offre 4 portes logiques NAND, cette dernière qui en y injectant deux signaux A et B, donne à sa sortie l'inverse de A.B




Figure 19 NAND Trigger de Schmitt

IV- Projet Complet

1. Circuit sur ISIS Proteus: Projet Complet




Figure 20 Circuit sur ISIS Proteus

2. Conception du PCB:




Figure 21 Conception du PCB

3. Couverture de la maquette:




Figure 22 Couverture de la maquette

4. La maquette réalisée:




Figure23 Aperçu en dessus de la maquette

Les câbles servent comme liaison entre la maquette et la couverture




Figure24 aperçu en dessous de la maquette

V- Conclusion:

Ce projet a été très enrichissant pour moi car il m'a permis de découvrir le secteur de l'électronique analogique, ses acteurs, contraintes... Ce projet m'a offert l'opportunité de s'habituer à analyser les circuits électroniques et de concevoir une maquette à l'aide du logiciel Proteus. Fort de cette expérience et en réponse à ses enjeux, j'aimerai beaucoup par la suite essayer de m'orienter via un prochain projet, vers le secteur d'électronique numérique pour bien assimiler les enjeux et les connaissances nécessaires pour une carrière d'ingénieur électronicien au futur.

Concernant le côté technique, les tests conduits au laboratoire m'ont permis de s'habituer à la manipulation des appareils de mesures (oscilloscope, générateur de signal...), l'utilisation du logiciel Proteus m'a permis de découvrir les difficultés qui apparaissent lors de la conception d'un circuit électronique.

De plus, le projet à nécessiter des compétences techniques tel que: la capacité de lire et comprendre les datasheets des circuits intégrés, l'utilisation du fer à souder dans la phase de soudure.

Enfin, j'ai bénéficier énormément de ce projet qui m'a renseigné sur les compétences cruciales dans la carrière de l'électronicien.

VI- Bibliographie:

- http://www.coursfacchetti.online.fr/bouclepll.htm
- https://fr.wikipedia.org/wiki/Quartz_(électronique)
- datasheet CD4046BE de Texas instruments
- datasheet CD4040BMS
- datasheet CD4093