CORRECTION EXERCICE - CONTRÔLE FINAL

1. Couche ISA

• Traduction assembleur/hexadécimal

Instruction Pascal	Assembleur (1,5 pt)	sembleur (1,5 pt) Hexadécimal (1,25 pt)	
Z := X - (Y + 3)	I ₁ LD@ Y	I ₁ A30082h	
	I ₂ ADD# 3	I ₂ E103h	
	I_3 ST@ Z	I_3 A40082h	
	I ₄ LD@ X	I ₄ A30080h	
	I ₅ SUB@ Z	I ₅ E20082h	
	$I_6 \mid ST@ Z$	I ₆ A40082h	

• Adresses des instructions en mémoire (1,75 pt)

I_1	1000h
I_2	1003h
I_3	1005h
I_4	1008h
I_5	100Bh
I_6	100Eh

• Contenu des registres CO, RI et ACC (3,5 pts)

Instruction	CO	RI	ACC
I1	1003h	A3h	45h
I2	1005h	E1h	48h
I3	1008h	A4h	48h
I4	100Bh	A3h	CAh
I5	100Eh	E2h	82h
I6	1011h	A4h	82h

2. Couche microarchitecture

T₇: RA_{OUT}; MAR_{IN}

T₈: RD T₉: WMFC

 T_{10} : MDR_{OUT}

T₁₂: END

 T_{11} : AD; ACC_{IN}

Cycle de Recherche	(1 pt)	LD# <d></d>	<mark>(1 pt)</mark>
T ₀ : CO _{OUT} ; MAR _{IN}		T ₀ : CO _{OUT} ; MAR _{IN}	
T_1 : RD; CO_{INC}		T_1 : RD; CO_{INC}	
T ₂ : WMFC		T ₂ : WMFC	
T_3 : MDR_{OUT} ; RI_{IN}		T_3 : MDR_{OUT} ; ACC_{IN}	
		T ₄ : END	
ADD# <d></d>	(1 pt)	PUSH	(1 pt)
T ₀ : CO _{OUT} ; MAR _{IN}	1 /	T ₀ : ACC _{OUT} ; MDR _{IN} ; SP _{DEC}	(1)
T ₁ : RD; CO _{INC} ; ACC _{OUT} ; RTUAL _{IN}		T_1 : SP_{OUT} ; MAR_{IN}	
T ₂ : WMFC		T_2 : WR	
T ₃ : MDR _{OUT}		T ₃ : WMFC	
T_4 : AD; ACC_{IN}		T ₄ : END	
T ₅ : END			
LD@ [adr]	(1 pt)	ST@ [adr]	(1 pt)
T ₀ : CO _{OUT} ; MAR _{IN}	(1 PV)	T_0 : CO_{OUT} ; MAR_{IN}	(1 P)
T_1 : RD; CO_{INC}		T_1 : RD; CO_{INC}	
T ₂ : WMFC		T_2 : WMFC	
T ₃ : MDR _{OUT} ; RL _{IN} ; CO _{OUT} ; MAR _{IN}		T ₃ : MDR _{OUT} ; RL _{IN} ; CO _{OUT} ; MAR _{IN}	
T ₄ : RD ; CO _{INC}		T ₄ : RD ; CO _{INC}	
T ₅ : WMFC		T ₅ : WMFC	
T ₆ : MDR _{OUT} ; RH _{IN}		T ₆ : MDR _{OUT} ; RH _{IN}	
T ₇ : RA _{OUT} ; MAR _{IN}		T ₇ : ACC _{OUT} ; MDR _{IN} ; RA _{OUT} ; MAR _{IN}	
T ₈ : RD		T ₈ : WR	
T ₉ : WMFC		T ₉ : WMFC	
T ₁₀ : MDR _{IN} ; ACC _{OUT}		T ₁₀ : END	
T ₁₁ : END		- 100 1	
ADD@ [adr]	(14)	POP@ [adr]	(1()
	<u>(1 pt)</u>		<u>(1 pt)</u>
T ₀ : CO _{OUT} ; MAR _{IN}		$T_0: CO_{OUT} ; MAR_{IN}$	
T_1 : RD; CO_{INC} ; ACC_{OUT} ; $RTUAL_{IN}$ T_2 : WMFC		T_1 : RD; CO_{INC} T_2 : WMFC	
-		_	
T ₃ : MDR _{OUT} ; RL _{IN} ; CO _{OUT} ; MAR _{IN}		T ₃ : MDR _{OUT} ; RL _{IN} ; CO _{OUT} ; MAR _{IN}	
T ₄ : RD ; CO _{INC}		T ₄ : RD ; CO _{INC} T ₅ : WMFC	
T ₅ : WMFC		-	
T ₆ : MDR _{OUT} ; RH _{IN}		T_6 : MDR _{OUT} ; RH _{IN} ; SP _{OUT} ; MAR _{IN}	

T₇: RD ; SP_{INC} T₈: WMFC

T₁₀: WR

T₁₂: END

T₁₁: WMFC

T₉: RA_{OUT}; MAR_{IN}