ASSIGNMENT 3

Bizden 3 shift regester,1 control fsm, 1 d-filp-flop ve 1 full adder bulunan bir serial adder yapmamız istendi. İlk başta girilecek sayılar için 2 adet shift ragester tasarlayıp a ve b girişlerini bağladım, ardından 1'er bit olacak şekilde bir basamak sağ kaydırıp full adder'a full adder da toplma işlemini yaparken elimizde olacak olan eldeleri de tekrar full ader'ın içine gönderdim ardından toplama işlemini gerçekleştirip birer bit gönderecek şekilde sonuncu shift regester'a bağladım sonra da bütün bunları kontrol edebileceğim bir control fsm tasarladım bütün modülleri birbirine bağladım ve son olarak hepsini ayrı bir modülde bağlayarak kodumu çalıştırdım.

```
module serial_adder(
   input wire clk, rstn, start, initial_cin,
   input [7:0]a, [7:0]b,
   output [8:0]sum_out_ma75n
       );
      reg cin;
   wire LSB_A, LSB_B, enable, load, rst, sout, cout;
O always @ (posedge clk) begin
      if (load)
       cin <= initial cin ;
0
          cin<=cout;
                          (.clk(clk),.start(start), .rstn(rstn), .enable(enable), .load(load),.rst(rst));
   fsm
   shift_reg
                          (.clk(clk),.load(load) ,.enable(enable) ,.in(a), .LSB(LSB_A));
   shift_reg s3
                          (.clk(clk),.load(load) ,.enable(enable),.in(b),.LSB(LSB_B));
   full_adder s4
                          (.ain(LSB_A), .bin(LSB_B), .cin(cin),.cout(cout), .sumout(sout));
   shift_reg_sum s6 (.clk(clk),.enable(enable),.rst(rst),.sum(sum_out_main),.sout(sout));
   endmodule
```

```
module shift_reg_sum(
    input wire clk .
    input wire enable,
    input wire rst,
    input wire sout,
     output [8:0]sum
    );
     reg [8:0] shift;
 O assign sum = shift;
always @ (posedge clk or posedge rst) begin
9 0
    if (rst)begin
       shift <= 9'b0;
9 0
           if(enable) begin
             shift <= {sout,shift[8:1]};</pre>
           end
     end
     endmodule
```

```
module full_adder(
input wire ain,
input wire bin,
input wire cout,
output wire sumout
);

assign cout = ((ainsbin) | ((ain^bin) &cin));
assign sumout = ((ain^bin)^cin);

endmodule
```

```
serial_adder.v \times | fsm.v \times | full_adder.v \times | shift_reg_sum.v \times | s
 C:/Users/Can/Desktop/homework_3/serial_adder/serial_adder.srcs/sources_1/nev
 Q \mid \square \mid \wedge \mid \rangle \mid X \mid \square \mid \square \mid X \mid // \mid \square \mid \Omega
           input rstn,
           output reg rst,
 6
           output reg enable,
           output reg load
 8
           );
 9
           reg [3:0] counter;
10 🖯 O always@(posedge clk or posedge rstn) begin 11 🖯 O if (rstn) begin
      0000
12
                    load <=0;
13
                    counter <=0;
14
15
                    enable <= 0;
       Ō
                   rst<=1:
16 🖒
17 🖯
               else begin
 18 Ó O
                  if (start) begin
19 |
20 |
21 |
       ŏ
                    load <= 1;
                    enable <= 1;
       Ō
                   rst <= 0;
22 <del>|</del> 23 <del>|</del> 0
                 end
                else if (load) begin
       0
                    load<=0;
25 🖨
26 🖯 O
             if (counter > 4'b1000) begin
                    enable <= 0;
28 🖨
                 end
29 ⊝ ○
                else if(enable)begin
 30
                 counter <= counter+1;
 32 🖨
               end
 33 🖨
               end
34
35 🖨
           endmodule
36
```

```
module serial adder_tb();

reg (1:0)as:
reg(7:0)as:
reg(7:0)bs:
Mare [8:0] sum_out_main;
serial_adder_dut (.clk(clk), .rstn(rstn) , .start(start), .a(a), .b(b), .sum_out_main(sum_out_main),.initial_cin(initial_cin));

always begin
clk=-clk;
sed
initial_begin
a=0*dids;
b=0*dil7;
rstn = 1;
$20;
rstn = 0;
start=1;
$10
start=1;
$10
end
endmodule
```



