TEMA P2 - 2024

Sa se realizeze un sistem cu arhitectura din figura 1 cu următoarele specificații:




Figura 1. Arhitectura sistemului

Sistemul este compus din doua subsisteme (AVR si DSP) si are ca functie testarea aparitiei unui semnal sinusoidal sau DTMF pe intrarea analogica.

Subsistemul DSP citeste semnalul analogic (semnal continuu) si determina daca acest semnal este un semnal sinusoidal cu frecventa f_i (i=0, 1,... 7) sau un semnal ce contine suma a doua semnale sinusoidale pe frecventele f_r si f_c cu r, c = 0, 1, 2, 3 (semnal Dual Tone MultiFrequency – DTMF). Se va afisa pe afisor codul frecventei (0, 1, 2, ..., 7) sau al semnalului DTMF (0, 1, 2, ..., E, F)

Subsistemul AVR preia o comanda de la tastatura si o retransmite catre DSP prin portul PF.

Comanda este de forma ID, M, [F | C], unde ID este identificatorul sistemului DSP (valori 0,1, 2 sau 3), M – este modul de lucru (valori 1 – testeaza frecventa, 2 – testeaza cod DTMF si 3 – stop DSP) F – frecventa testata (valori 0, 1, ..., 7) si C codul DTMF testat (valor 0, 1, ..., 7). Semnificatia simbolurilor este: [] – optional, | - alegere

Ambele subsisteme își afișează starea proprie (pe LED3-LED0, respectiv pe un afișor cu 7 segmente – Afișor). Subsistemul AVR utilizează un microcontroler ATMega164. Subsistemul DSP are in componenta placa de evaluare EZ-Kit LITE ADSP2181 si o interfața de intrare ieșire (IO DSP).

Se vor implementa:

La nivel hardware: Subsistemul AVR (cu microcontroler ATMega164) si extensia IO DSP La nivel software:

- 1. Descrierea formala a programelor pentru subsistemele AVR si DSP
- 2. Scrierea codului pentru cele 2 subsisteme (in limbaj C pentru AVR si in limbaj de asamblare ADSP2181 pentru subsistemul DSP)
- 3. Testarea programelor in CVAVR si Astudio, respectiv in Visual DSP++ 3.5

In final se va verifica functionalitatea sistemului fizic realizat.

Se va lucra in echipe de 4 studenți (2 pentru AVR si 2 pentru DSP) cu împărțirea sarcinilor de proiectare specifice AVR si DSP. Susținerea este individuala, in toate fazele proiectului.