AXU3EGB

Referencia visual de conectores, pines y señales

Mapa anotado de la placa + tablas consolidadas del manual ALINX

Documento de consulta para identificar cada posición física, su señal, el nombre de red del FPGA y el pin de encapsulado cuando el manual lo publica.


Campo	Dato
Modelo de referencia	AXU3EGB User Manual, revisión 1.0 (2021-03-27), 58 páginas
SoC	AMD/Xilinx Zynq UltraScale+ XCZU3EG; PS y PL
Incluye	Vista superior anotada; J45/J46 pin por pin; pinouts de conectores e interfaces; DDR, MIO, MGT, headers entre placas y tablas generales
Regla eléctrica esencial	No aplicar 5 V a señales FPGA. La guía asigna 3.3 V a bancos 43-46; bancos 65/66 y MIO tienen límites distintos.

Importante: esta referencia ordena datos de una revisión documental; no sustituye el esquemático ni la serigrafía de la placa concreta. Se marcan explícitamente las discrepancias del manual y las diferencias observadas en tu unidad.

Fuente primaria del manual: https://www.alinx.com/public/upload/file/AXU3EGB_User_Manual.pdf

1. Ubicación física de los conectores


La imagen es la vista superior técnica de la página 58 del manual. Los dos headers de expansión de 40 posiciones están en el borde superior: J46 a la izquierda y J45 a la derecha, confirmado con la serigrafía de la fotografía frontal. Los cuadros de pin 1 reproducen el pad cuadrado del dibujo; confirmar también la marca de pin 1 en la placa real antes de cablear.



Vista superior: figura 3-20-1 del manual ALINX, anotada. J46 queda a la izquierda y J45 a la derecha, de acuerdo con la serigrafía de la fotografía frontal y de la placa.

Detalle sobre la placa: numeración física J45/J46

Los números están dibujados junto a cada pad, directamente sobre la ampliación del borde superior. En cada conector, la fila de arriba lleva los pares 2–40 y la de abajo los impares 1–39. El pad cuadrado indica el pin 1. Las tablas de la sección siguiente dan para cada número el nombre de señal y el pin FPGA. La foto frontal identifica J46 a la izquierda y J45 a la derecha.



Ubicación en la placa: J46 es el header izquierdo y J45 el derecho según la serigrafía de la foto frontal. La orientación y el pin 1 deben coincidir también con la serigrafía de tu placa antes de conectar la AN970 u otro módulo.

2. Guía rápida de la placa

La vista superior no permite leer todos los designadores diminutos. Esta tabla sitúa los grupos funcionales por borde y enlaza con sus tablas de pines, evitando inventar posiciones que el dibujo no rotula con claridad.

Zona aproximada	Grupo	Qué consultar
Borde superior	J45 y J46	Headers de expansión de 40 pines; tablas completas y cuadrícula de posición en la sección 3.
Borde izquierdo	Puertos agrupados	UART, CAN, RS-485 y conectores de expansión de alta velocidad según la vista general del manual. Consultar tablas por interfaz.
Borde derecho	Puertos agrupados	USB, Ethernet y M.2/otros conectores del carrier; el manual da señales y pin FPGA, no siempre el orden visual exacto del dibujo.
Módulo central	Core board ACU3EG	ZU3EG, DDR4 del PS/PL, QSPI, eMMC y conectores board-to-board J29-J32.
Fan	Control AA11	La señal de control llega al MOSFET desde el pin de banco 43; el conector físico aparece con números distintos en el texto y dibujo del manual.

Datos generales importantes

Tema	Dato y contexto
Alimentación carrier	Entrada DC 12 V (manual, sección 3.18).
J45/J46	40 posiciones; pines 1-40. GND en 1/37/38, +5 V en 2, +3.3 V en 39/40; los demás son señales FPGA.
Niveles	El manual especifica bancos 43-46 a 3.3 V; bancos 65/66 dependen del carrier y no deben superar 1.8 V; MIO es 1.8 V. No conectar señales FPGA directamente a 5 V.
Memoria	El manual Rev 1.0 lista 4 GB DDR4 PS y 1 GB DDR4 PL. La eMMC figura como 8 GB; en tu Linux se detectó un dispositivo de 29.6 GB, diferencia que apunta a variante/revisión distinta.
Ethernet	La placa expone un puerto PHY conectado al PS y otro conectado a la PL. El `end0` que probaste es Ethernet PS; no demuestra que el puerto PL esté activo.

3. Headers J45 y J46: posición de cada pin

Los dos headers son de 2 filas × 20 posiciones. En el dibujo del manual el pad cuadrado marca el pin 1. La cuadrícula muestra numeración y señal; la tabla asociada añade el pin de encapsulado del FPGA.

Header J45: 40 posiciones

02 +5V	04 B45 L9 P	06 B45 L5 P	08 B45 L12 P	10 B45 L11 P	12 B45 L6 P	14 B46 L6 P	16 B46 L3 P	18 B46 L2 P	20 B46 L4 P	22 B46 L12 P	24 B45 L4 P	26 B46 L11 P	28 B46 L10 P	30 B46 L7 P	32 B46 L9 P	34 B46 L5 P	36 B46 L1 P	38 GND	40 +3.3V
01 GND	03 B45 L9 N	05 B45 L5 N	07 B45 L12 N	09 B45 L11 N	11 B45 L6 N	13 B46 L6 N	15 B46 L3 N	17 B46 L2 N	19 B46 L4 N	21 B46 L12 N	23 B45 L4 N	25 B46 L11 N	27 B46 L10 N	29 B46 L7 N	31 B46 L9 N	33 B46 L5 N	35 B46 L1 N	37 GND	39 +3.3V

Pin	Señal	FPGA	Pin	Señal	FPGA
1	GND	-	2	+5V	-
3	B45_L9_N	B10	4	B45_L9_P	C11
5	B45_L5_N	F10	6	B45_L5_P	G11
7	B45_L12_N	C12	8	B45_L12_P	D12
9	B45_L11_N	A11	10	B45_L11_P	A12
11	B45_L6_N	F11	12	B45_L6_P	F12
13	B46_L6_N	E13	14	B46_L6_P	E14
15	B46_L3_N	A13	16	B46_L3_P	B13
17	B46_L2_N	A14	18	B46_L2_P	B14
19	B46_L4_N	C13	20	B46_L4_P	C14
21	B46_L12_N	L13	22	B46_L12_P	L14
23	B45_L4_N	H12	24	B45_L4_P	J12
25	B46_L11_N	J14	26	B46_L11_P	K14
27	B46_L10_N	H13	28	B46_L10_P	H14
29	B46_L7_N	F13	30	B46_L7_P	G13
31	B46_L9_N	G14	32	B46_L9_P	G15
33	B46_L5_N	D14	34	B46_L5_P	D15
35	B46_L1_N	A15	36	B46_L1_P	B15
37	GND	-	38	GND	-
39	+3.3V	-	40	+3.3V	-

J45 además se usa para la AN970

La siguiente función LCD/táctil procede del mapeo de trabajo AN970 del proyecto y está pendiente de validación física. Los pares RGB aparecen intercalados en el header.

Pin J45/P4	Señal para AN970	Pin FPGA	Uso
1	GND	-	GND
2	+5V	-	+5V
3	LCD_TOUCH_INT	B10	Entrada de interrupción táctil
4	BACK_LED_PWM	C11	Control del backlight
5	TOUCH_SCL	F10	I²C del táctil: reloj
6	TOUCH_SDA	G11	I²C del táctil: datos
7	LCD_HSYNC	C12	Sincronismo horizontal
8	LCD_VSYNC	D12	Sincronismo vertical
9	LCD_DCLK	A11	Reloj de píxel
10	LCD_DE	A12	Data enable
11	LCD_B6	F11	Canal azul
12	LCD_B7	F12	Canal azul
13	LCD_B4	E13	Canal azul
14	LCD_B5	E14	Canal azul
15	LCD_B2	A13	Canal azul
16	LCD_B3	B13	Canal azul
17	LCD_B0	A14	Canal azul
18	LCD_B1	B14	Canal azul
19	LCD_G6	C13	Canal verde
20	LCD_G7	C14	Canal verde
21	LCD_G4	L13	Canal verde
22	LCD_G5	L14	Canal verde
23	LCD_G2	H12	Canal verde
24	LCD_G3	J12	Canal verde
25	LCD_G0	J14	Canal verde
26	LCD_G1	K14	Canal verde
27	LCD_R6	H13	Canal rojo
28	LCD_R7	H14	Canal rojo
29	LCD_R4	F13	Canal rojo

Pin J45/P4	Señal para AN970	Pin FPGA	Uso
30	LCD_R5	G13	Canal rojo
31	LCD_R2	G14	Canal rojo
32	LCD_R3	G15	Canal rojo
33	LCD_R0	D14	Canal rojo
34	LCD_R1	D15	Canal rojo
35	LCD_SDA	A15	I²C auxiliar de pantalla
36	LCD_SCL	B15	I²C auxiliar de pantalla
37	GND	-	GND
38	GND	-	GND
39	+3.3V	-	+3.3V
40	+3.3V	-	+3.3V

Header J46: 40 posiciones

02 +5V	04 B43 L2 P	06 B44 L8 P	08 B44 L9 P	10 B44 L11 P	12 B43 L10 P	14 B43 L12 P	16 B44 L3 P	18 B44 L12 P	20 B44 L1 P	22 B44 L5 P	24 B44 L6 P	26 B44 L10 P	28 B44 L2 P	30 B43 L8 P	32 B43 L7 P	34 B43 L6 P	36 B44 L7 P	38 GND	40 +3.3V
01 GND	03 B43 L2 N	05 B44 L8 N	07 B44 L9 N	09 B44 L11 N	11 B43 L10 N	13 B43 L12 N	15 B44 L3 N	17 B44 L12 N	19 B44 L1 N	21 B44 L5 N	23 B44 L6 N	25 B44 L10 N	27 B44 L2 N	29 B43 L8 N	31 B43 L7 N	33 B43 L6 N	35 B44 L7 N	37 GND	39 +3.3V

Pin	Señal	FPGA	Pin	Señal	FPGA
1	GND	-	2	+5V	-
3	B43_L2_N	AG11	4	B43_L2_P	AF11
5	B44_L8_N	AB14	6	B44_L8_P	AB15
7	B44_L9_N	W13	8	B44_L9_P	W14
9	B44_L11_N	W11	10	B44_L11_P	W12
11	B43_L10_N	Y10	12	B43_L10_P	W10
13	B43_L12_N	AB9	14	B43_L12_P	AB10
15	B44_L3_N	AH13	16	B44_L3_P	AG13
17	B44_L12_N	AA12	18	B44_L12_P	Y12
19	B44_L1_N	AE14	20	B44_L1_P	AE15
21	B44_L5_N	AD14	22	B44_L5_P	AD15
23	B44_L6_N	AC13	24	B44_L6_P	AC14
25	B44_L10_N	Y13	26	B44_L10_P	Y14
27	B44_L2_N	AH14	28	B44_L2_P	AG14
29	B43_L8_N	AC11	30	B43_L8_P	AB11
31	B43_L7_N	AD10	32	B43_L7_P	AD11
33	B43_L6_N	AD12	34	B43_L6_P	AC12
35	B44_L7_N	AB13	36	B44_L7_P	AA13
37	GND	-	38	GND	-
39	+3.3V	-	40	+3.3V	-

Advertencia eléctrica: J46 tiene muchas señales de los bancos 43/44 y no debe tratarse como header de 5 V. Verifique el banco y la tensión de cada señal antes de conectar un módulo externo.

4. Pinouts consolidados de todo el manual

Se conservaron los datos de las tablas fuente y se reunieron las tablas que continúan entre páginas. Los conectores board-to-board muestran cada número de posición, nombre de señal y pin del encapsulado.

4.1 Core board: memorias, relojes y conectores internos

Historial de versiones

Fuente: manual AXU3EGB, páginas 2. Filas de datos: 1.

Versión	Fecha	Responsable	Descripción
Rev1.0	2021-03-27	RachelZhou	FirstRelease

Configuración de memoria DDR4

Fuente: manual AXU3EGB, páginas 14. Filas de datos: 1.

Posiciones	Modelo	Capacidad	Fabricante
U12,U14,U15,U16	MT40A512M16LY-062E	512M x16bit	Micron

DDR4 del PS: asignación completa

Fuente: manual AXU3EGB, páginas 15, 16, 17, 18. Filas de datos: 117.

La tabla del manual continúa entre las páginas 15 y 18.

Señal	Nombre de pin	Pin de encapsulado
PS_DDR4_DQS0_P	PS_DDR_DQS_P0_504	AF21
PS_DDR4_DQS0_N	PS_DDR_DQS_N0_504	AG21
PS_DDR4_DQS1_P	PS_DDR_DQS_P1_504	AF23
PS_DDR4_DQS1_N	PS_DDR_DQS_N1_504	AG23
PS_DDR4_DQS2_P	PS_DDR_DQS_P2_504	AF25
PS_DDR4_DQS2_N	PS_DDR_DQS_N2_504	AF26
PS_DDR4_DQS3_P	PS_DDR_DQS_P3_504	AE27
PS_DDR4_DQS3_N	PS_DDR_DQS_N3_504	AF27
PS_DDR4_DQS4_P	PS_DDR_DQS_P4_504	N23
PS_DDR4_DQS4_N	PS_DDR_DQS_N4_504	M23
PS_DDR4_DQS5_P	PS_DDR_DQS_P5_504	L23

Señal	Nombre de pin	Pin de encapsulado
PS_DDR4_DQS5_N	PS_DDR_DQS_N5_504	K23
PS_DDR4_DQS6_P	PS_DDR_DQS_P6_504	N26
PS_DDR4_DQS6_N	PS_DDR_DQS_N6_504	N27
PS_DDR4_DQS7_P	PS_DDR_DQS_P7_504	J26
PS_DDR4_DQS7_N	PS_DDR_DQS_N7_504	J27
PS_DDR4_DQ0	PS_DDR_DQ0_504	AD21
PS_DDR4_DQ1	PS_DDR_DQ1_504	AE20
PS_DDR4_DQ2	PS_DDR_DQ2_504	AD20
PS_DDR4_DQ3	PS_DDR_DQ3_504	AF20
PS_DDR4_DQ4	PS_DDR_DQ4_504	AH21
PS_DDR4_DQ5	PS_DDR_DQ5_504	AH20
PS_DDR4_DQ6	PS_DDR_DQ6_504	AH19
PS_DDR4_DQ7	PS_DDR_DQ7_504	AG19
PS_DDR4_DQ8	PS_DDR_DQ8_504	AF22
PS_DDR4_DQ9	PS_DDR_DQ9_504	AH22
PS_DDR4_DQ10	PS_DDR_DQ10_504	AE22
PS_DDR4_DQ11	PS_DDR_DQ11_504	AD22
PS_DDR4_DQ12	PS_DDR_DQ12_504	AH23
PS_DDR4_DQ13	PS_DDR_DQ13_504	AH24
PS_DDR4_DQ14	PS_DDR_DQ14_504	AE24
PS_DDR4_DQ15	PS_DDR_DQ15_504	AG24
PS_DDR4_DQ16	PS_DDR_DQ16_504	AC26
PS_DDR4_DQ17	PS_DDR_DQ17_504	AD26
PS_DDR4_DQ18	PS_DDR_DQ18_504	AD25
PS_DDR4_DQ19	PS_DDR_DQ19_504	AD24
PS_DDR4_DQ20	PS_DDR_DQ20_504	AG26
PS_DDR4_DQ21	PS_DDR_DQ21_504	AH25
PS_DDR4_DQ22	PS_DDR_DQ22_504	AH26
PS_DDR4_DQ23	PS_DDR_DQ23_504	AG25
PS_DDR4_DQ24	PS_DDR_DQ24_504	AH27
PS_DDR4_DQ25	PS_DDR_DQ25_504	AH28

Señal	Nombre de pin	Pin de encapsulado
PS_DDR4_DQ26	PS_DDR_DQ26_504	AF28
PS_DDR4_DQ27	PS_DDR_DQ27_504	AG28
PS_DDR4_DQ28	PS_DDR_DQ28_504	AC27
PS_DDR4_DQ29	PS_DDR_DQ29_504	AD27
PS_DDR4_DQ30	PS_DDR_DQ30_504	AD28
PS_DDR4_DQ31	PS_DDR_DQ31_504	AC28
PS_DDR4_DQ32	PS_DDR_DQ32_504	T22
PS_DDR4_DQ33	PS_DDR_DQ33_504	R22
PS_DDR4_DQ34	PS_DDR_DQ34_504	P22
PS_DDR4_DQ35	PS_DDR_DQ35_504	N22
PS_DDR4_DQ36	PS_DDR_DQ36_504	T23
PS_DDR4_DQ37	PS_DDR_DQ37_504	P24
PS_DDR4_DQ38	PS_DDR_DQ38_504	R24
PS_DDR4_DQ39	PS_DDR_DQ39_504	N24
PS_DDR4_DQ40	PS_DDR_DQ40_504	H24
PS_DDR4_DQ41	PS_DDR_DQ41_504	J24
PS_DDR4_DQ42	PS_DDR_DQ42_504	M24
PS_DDR4_DQ43	PS_DDR_DQ43_504	K24
PS_DDR4_DQ44	PS_DDR_DQ44_504	J22
PS_DDR4_DQ45	PS_DDR_DQ45_504	H22
PS_DDR4_DQ46	PS_DDR_DQ46_504	K22
PS_DDR4_DQ47	PS_DDR_DQ47_504	L22
PS_DDR4_DQ48	PS_DDR_DQ48_504	M25
PS_DDR4_DQ49	PS_DDR_DQ49_504	M26
PS_DDR4_DQ50	PS_DDR_DQ50_504	L25
PS_DDR4_DQ51	PS_DDR_DQ51_504	L26
PS_DDR4_DQ52	PS_DDR_DQ52_504	K28
PS_DDR4_DQ53	PS_DDR_DQ53_504	L28
PS_DDR4_DQ54	PS_DDR_DQ54_504	M28
PS_DDR4_DQ55	PS_DDR_DQ55_504	N28
PS_DDR4_DQ56	PS_DDR_DQ56_504	J28

Señal	Nombre de pin	Pin de encapsulado
PS_DDR4_DQ57	PS_DDR_DQ57_504	K27
PS_DDR4_DQ58	PS_DDR_DQ58_504	H28
PS_DDR4_DQ59	PS_DDR_DQ59_504	H27
PS_DDR4_DQ60	PS_DDR_DQ60_504	G26
PS_DDR4_DQ61	PS_DDR_DQ61_504	G25
PS_DDR4_DQ62	PS_DDR_DQ62_504	K25
PS_DDR4_DQ63	PS_DDR_DQ63_504	J25
PS_DDR4_DM0	PS_DDR_DM0_504	AG20
PS_DDR4_DM1	PS_DDR_DM1_504	AE23
PS_DDR4_DM2	PS_DDR_DM2_504	AE25
PS_DDR4_DM3	PS_DDR_DM3_504	AE28
PS_DDR4_DM4	PS_DDR_DM4_504	R23
PS_DDR4_DM5	PS_DDR_DM5_504	H23
PS_DDR4_DM6	PS_DDR_DM6_504	L27
PS_DDR4_DM7	PS_DDR_DM7_504	H26
PS_DDR4_A0	PS_DDR_A0_504	W28
PS_DDR4_A1	PS_DDR_A1_504	Y28
PS_DDR4_A2	PS_DDR_A2_504	AB28
PS_DDR4_A3	PS_DDR_A3_504	AA28
PS_DDR4_A4	PS_DDR_A4_504	Y27
PS_DDR4_A5	PS_DDR_A5_504	AA27
PS_DDR4_A6	PS_DDR_A6_504	Y22
PS_DDR4_A7	PS_DDR_A7_504	AA23
PS_DDR4_A8	PS_DDR_A8_504	AA22
PS_DDR4_A9	PS_DDR_A9_504	AB23
PS_DDR4_A10	PS_DDR_A10_504	AA25
PS_DDR4_A11	PS_DDR_A11_504	AA26
PS_DDR4_A12	PS_DDR_A12_504	AB25
PS_DDR4_A13	PS_DDR_A13_504	AB26
PS_DDR4_WE_B	PS_DDR_A14_504	AB24
PS_DDR4_CAS_B	PS_DDR_A15_504	AC24

Señal	Nombre de pin	Pin de encapsulado
PS_DDR4_RAS_B	PS_DDR_A16_504	AC23
PS_DDR4_ACT_B	PS_DDR_ACT_N_504	Y23
PS_DDR4_ALERT_B	PS_DDR_ALERT_N_504	U25
PS_DDR4_BA0	PS_DDR_BA0_504	V23
PS_DDR4_BA1	PS_DDR_BA1_504	W22
PS_DDR4_BG0	PS_DDR_BG0_504	W24
PS_DDR4_CS0_B	PS_DDR_CS_N0_504	W27
PS_DDR4_ODT0	PS_DDR_ODT0_504	U28
PS_DDR4_PARITY	PS_DDR_PARITY_504	V24
PS_DDR4_RESET_B	PS_DDR_RST_N_504	U23
PS_DDR4_CLK0_P	PS_DDR_CK0_P_504	W25
PS_DDR4_CLK0_N	PS_DDR_CK0_N_504	W26
PS_DDR4_CKE0	PS_DDR_CKE0_504	V28

DDR4 de la PL: asignación completa

Fuente: manual AXU3EGB, páginas 18, 19, 20. Filas de datos: 49.

La cabecera aparece al final de la página 18 y los datos continúan hasta la 20.

Señal	Nombre de pin	Pin de encapsulado
PL_DDR4_DQS0_P	IO_L22P_T3U_N6_DBC_AD0P_64	AE2
PL_DDR4_DQS0_N	IO_L22N_T3U_N7_DBC_AD0N_64	AF2
PL_DDR4_DQS1_P	IO_L16P_T2U_N6_QBC_AD3P_64	AD2
PL_DDR4_DQS1_N	IO_L16N_T2U_N7_QBC_AD3N_64	AD1
PL_DDR4_DQ0	IO_L24N_T3U_N11_64	AG1
PL_DDR4_DQ1	IO_L24P_T3U_N10_64	AF1
PL_DDR4_DQ2	IO_L23N_T3U_N9_64	AH1
PL_DDR4_DQ3	IO_L23P_T3U_N8_64	AH2
PL_DDR4_DQ4	IO_L21N_T3L_N5_AD8N_64	AF3
PL_DDR4_DQ5	IO_L21P_T3L_N4_AD8P_64	AE3
PL_DDR4_DQ6	IO_L20N_T3L_N3_AD1N_64	AH3
PL_DDR4_DQ7	IO_L20P_T3L_N2_AD1P_64	AG3
PL_DDR4_DQ8	IO_L18N_T2U_N11_AD2N_64	AC1

Señal	Nombre de pin	Pin de encapsulado
PL_DDR4_DQ9	IO_L18P_T2U_N10_AD2P_64	AB1
PL_DDR4_DQ10	IO_L17N_T2U_N9_AD10N_64	AC2
PL_DDR4_DQ11	IO_L17P_T2U_N8_AD10P_64	AB2
PL_DDR4_DQ12	IO_L15N_T2L_N5_AD11N_64	AB3
PL_DDR4_DQ13	IO_L15P_T2L_N4_AD11P_64	AB4
PL_DDR4_DQ14	IO_L14N_T2L_N3_GC_64	AC3
PL_DDR4_DQ15	IO_L14P_T2L_N2_GC_64	AC4
PL_DDR4_DM0	IO_L19P_T3L_N0_DBC_AD9P_64	AG4
PL_DDR4_DM1	IO_L13P_T2L_N0_GC_QBC_64	AD5
PL_DDR4_A0	IO_L8N_T1L_N3_AD5N_64	AG8
PL_DDR4_A1	IO_L3P_T0L_N4_AD15P_64	AB8
PL_DDR4_A2	IO_L8P_T1L_N2_AD5P_64	AF8
PL_DDR4_A3	IO_L3N_T0L_N5_AD15N_64	AC8
PL_DDR4_A4	IO_L11P_T1U_N8_GC_64	AF7
PL_DDR4_A5	IO_L4P_T0U_N6_DBC_AD7P_64	AD7
PL_DDR4_A6	IO_L9N_T1L_N5_AD12N_64	AH7
PL_DDR4_A7	IO_L2P_T0L_N2_64	AE9
PL_DDR4_A8	IO_L9P_T1L_N4_AD12P_64	AH8
PL_DDR4_A9	IO_L1P_T0L_N0_DBC_64	AC9
PL_DDR4_A10	IO_L4N_T0U_N7_DBC_AD7N_64	AE7
PL_DDR4_A11	IO_L7N_T1L_N1_QBC_AD13N_64	AH9
PL_DDR4_A12	IO_L6N_T0U_N11_AD6N_64	AC6
PL_DDR4_A13	IO_L1N_T0L_N1_DBC_64	AD9
PL_DDR4_BA0	IO_T1U_N12_64	AH6
PL_DDR4_BA1	IO_L5N_T0U_N9_AD14N_64	AC7
PL_DDR4_RAS_B	IO_T2U_N12_64	AB5
PL_DDR4_CAS_B	IO_L5P_T0U_N8_AD14P_64	AB7
PL_DDR4_WE_B	IO_L11N_T1U_N9_GC_64	AF6
PL_DDR4_ACT_B	IO_L13N_T2L_N1_GC_QBC_64	AD4
PL_DDR4_CS_B	IO_L6P_T0U_N10_AD6P_64	AB6
PL_DDR4_BG0	IO_L2N_T0L_N3_64	AE8

Señal	Nombre de pin	Pin de encapsulado
PL_DDR4_RST	IO_L7P_T1L_N0_QBC_AD13P_64	AG9
PL_DDR4_CLK_N	IO_L10N_T1U_N7_QBC_AD4N_64	AG5
PL_DDR4_CLK_P	IO_L10P_T1U_N6_QBC_AD4P_64	AG6
PL_DDR4_CKE	IO_T3U_N12_64	AE4
PL_DDR4_OTD	IO_L19N_T3L_N1_DBC_AD9N_64	AH4

Especificación de QSPI Flash

Fuente: manual AXU3EGB, páginas 20. Filas de datos: 1.

Posición	Modelo	Capacidad	Fabricante
U5	MT25QU256ABA1EW9	256Mbit	Winbond

QSPI: asignación de señales

Fuente: manual AXU3EGB, páginas 21. Filas de datos: 6.

Señal	Nombre de pin	Pin de encapsulado
MIO0_QSPI0_SCLK	PS_MIO0_500	AG15
MIO1_QSPI0_IO1	PS_MIO1_500	AG16
MIO2_QSPI0_IO2	PS_MIO2_500	AF15
MIO3_QSPI0_IO3	PS_MIO3_500	AH15
MIO4_QSPI0_IO0	PS_MIO4_500	AH16
MIO5_QSPI0_SS_B	PS_MIO5_500	AD16

Especificación de eMMC

Fuente: manual AXU3EGB, páginas 21. Filas de datos: 1.

Posición	Modelo	Capacidad	Fabricante
U19	MTFC8GAKAJCN-4M	8G Byte	Micron

eMMC: asignación de señales

Fuente: manual AXU3EGB, páginas 22. Filas de datos: 11.

Señal	Nombre de pin	Pin de encapsulado
MMC_DAT0	PS_MIO13_500	AH18
MMC_DAT1	PS_MIO14_500	AG18
MMC_DAT2	PS_MIO15_500	AE18
MMC_DAT3	PS_MIO16_500	AF18
MMC_DAT4	PS_MIO17_500	AC18
MMC_DAT5	PS_MIO18_500	AC19
MMC_DAT6	PS_MIO19_500	AE19
MMC_DAT7	PS_MIO20_500	AD19
MMC_CMD	PS_MIO21_500	AC21
MMC_CCLK	PS_MIO22_500	AB20
MMC_RSTN	PS_MIO23_500	AB18

Relojes del sistema

Fuente: manual AXU3EGB, páginas 24, 25. Filas de datos: 5.

Señal	Pin de encapsulado
PS_PADI_503	N17
PS_PADO_503	N18
PS_CLK	R16
PL_CLK0_P	AE5
PL_CLK0_N	AF5

Conector entre placas J29: 120 pines

Fuente: manual AXU3EGB, páginas 28, 29, 30. Filas de datos: 120.

Pin J29	Señal	Pin FPGA
1	B65_L2_N	V9
2	B65_L22_P	K8
3	B65_L2_P	U9
4	B65_L22_N	K7
5	GND	-
6	GND	-

Pin J29	Señal	Pin FPGA
7	B65_L4_N	T8
8	B65_L20_P	J6
9	B65_L4_P	R8
10	B65_L20_N	H6
11	GND	-
12	GND	-
13	B65_L1_N	Y8
14	B65_L6_N	T6
15	B65_L1_P	W8
16	B65_L6_P	R6
17	GND	-
18	GND	-
19	B65_L7_P	L1
20	B65_L17_P	N9
21	B65_L7_N	K1
22	B65_L17_N	N8
23	GND	-
24	GND	-
25	B65_L15_P	N7
26	B65_L9_P	K2
27	B65_L15_N	N6
28	B65_L9_N	J2
29	GND	-
30	GND	-
31	B65_L16_P	P7
32	B65_L3_N	V8
33	B65_L16_N	P6
34	B65_L3_P	U8
35	GND	-
36	GND	-
37	B65_L14_P	M6

Pin J29	Señal	Pin FPGA
38	B65_L19_P	J5
39	B65_L14_N	L5
40	B65_L19_N	J4
41	GND	-
42	GND	-
43	B65_L5_N	T7
44	B65_L18_P	M8
45	B65_L5_P	R7
46	B65_L18_N	L8
47	GND	-
48	GND	-
49	B65_L11_N	K3
50	B65_L8_P	J1
51	B65_L11_P	K4
52	B65_L8_N	H1
53	GND	-
54	GND	-
55	B65_L10_N	H3
56	B65_L24_N	H8
57	B65_L10_P	H4
58	B65_L24_P	H9
59	GND	-
60	GND	-
61	B66_L3_P	F2
62	B65_L12_P	L3
63	B66_L3_N	E2
64	B65_L12_N	L2
65	GND	-
66	GND	-
67	B66_L1_P	G1
68	B65_L13_N	L6

Pin J29	Señal	Pin FPGA
69	B66_L1_N	F1
70	B65_L13_P	L7
71	GND	-
72	GND	-
73	B66_L6_P	G5
74	B65_L21_P	J7
75	B66_L6_N	F5
76	B65_L21_N	H7
77	GND	-
78	GND	-
79	B66_L16_P	G8
80	B65_L23_P	K9
81	B66_L16_N	F7
82	B65_L23_N	J9
83	GND	-
84	GND	-
85	B66_L15_P	G6
86	B66_L5_N	E3
87	B66_L15_N	F6
88	B66_L5_P	E4
89	GND	-
90	GND	-
91	B66_L4_P	G3
92	B66_L2_P	E1
93	B66_L4_N	F3
94	B66_L2_N	D1
95	GND	-
96	GND	-
97	B66_L11_P	D4
98	B66_L20_P	C6
99	B66_L11_N	C4

Pin J29	Señal	Pin FPGA
100	B66_L20_N	B6
101	GND	-
102	GND	-
103	B66_L12_P	C3
104	B66_L7_P	C1
105	B66_L12_N	C2
106	B66_L7_N	B1
107	GND	-
108	GND	-
109	B66_L13_N	D6
110	B66_L10_P	B4
111	B66_L13_P	D7
112	B66_L10_N	A4
113	GND	-
114	GND	-
115	B66_L8_N	A1
116	B66_L9_P	B3
117	B66_L8_P	A2
118	B66_L9_N	A3
119	GND	-
120	GND	-

Conector entre placas J30: 120 pines

Fuente: manual AXU3EGB, páginas 30, 31. Filas de datos: 120.

Pin J30	Señal	Pin FPGA
1	B66_L14_P	E5
2	FPGA_TDI	R18
3	B66_L14_N	D5
4	FPGA_TCK	R19
5	GND	-
6	GND	-

Pin J30	Señal	Pin FPGA
7	B66_L22_P	C8
8	FPGA_TDO	T21
9	B66_L22_N	B8
10	FPGA_TMS	N21
11	GND	-
12	GND	-
13	B66_L19_N	A5
14	B66_L21_N	A6
15	B66_L19_P	B5
16	B66_L21_P	A7
17	GND	-
18	GND	-
19	B66_L24_P	C9
20	B66_L17_P	F8
21	B66_L24_N	B9
22	B66_L17_N	E8
23	GND	-
24	GND	-
25	B66_L23_N	A8
26	B25_L9_P	C11
27	B66_L23_P	A9
28	B25_L9_N	B10
29	GND	-
30	GND	-
31	B25_L5_N	F10
32	B25_L10_P	B11
33	B25_L5_P	G11
34	B25_L10_N	A10
35	GND	-
36	GND	-
37	B66_L18_N	D9

Pin J30	Señal	Pin FPGA
38	B25_L12_P	D12
39	B66_L18_P	E9
40	B25_L12_N	C12
41	GND	-
42	GND	-
43	B25_L4_N	H12
44	B25_L11_P	A12
45	B25_L4_P	J12
46	B25_L11_N	A11
47	GND	-
48	GND	-
49	B26_L11_P	K14
50	B25_L6_N	F11
51	B26_L11_N	J14
52	B25_L6_P	F12
53	GND	-
54	GND	-
55	B26_L10_N	H13
56	B26_L6_N	E13
57	B26_L10_P	H14
58	B26_L6_P	E14
59	GND	-
60	GND	-
61	B26_L7_N	F13
62	B26_L3_N	A13
63	B26_L7_P	G13
64	B26_L3_P	B13
65	GND	-
66	GND	-
67	B26_L9_N	G14
68	B26_L2_N	A14

Pin J30	Señal	Pin FPGA
69	B26_L9_P	G15
70	B26_L2_P	B14
71	GND	-
72	GND	-
73	B26_L5_N	D14
74	B26_L4_N	C13
79	B26_L5_P	D15
76	B26_L4_P	C14
77	GND	-
78	GND	-
79	B26_L1_P	B15
80	B26_L12_P	L14
81	B26_L1_N	A15
82	B26_L12_N	L13
83	GND	-
84	GND	-
85	505_CLK2_P	C21
86	505_CLK1_P	E21
87	505_CLK2_P	C22
88	505_CLK1_P	E22
89	GND	-
90	GND	-
91	505_CLK0_P	F23
92	505_CLK3_P	A21
93	505_CLK0_N	F24
94	505_CLK3_N	A22
95	GND	-
96	GND	-
97	505_TX3_P	B23
98	505_TX1_P	D23
99	505_TX3_N	B24

Pin J30	Señal	Pin FPGA
100	505_TX1_N	D24
101	GND	-
102	GND	-
103	505_RX3_P	A25
104	505_TX0_P	E25
105	505_RX3_N	A26
106	505_TX0_N	E26
107	GND	-
108	GND	-
109	505_TX2_P	C25
110	505_RX1_P	D27
111	505_TX2_N	C26
112	505_RX1_N	D28
113	GND	-
114	GND	-
115	505_RX2_P	B27
116	505_RX0_P	F27
117	505_RX2_N	B28
118	505_RX0_N	F28
119	GND	-
120	GND	-

Conector entre placas J31: 120 pines

Fuente: manual AXU3EGB, páginas 32, 33. Filas de datos: 120.

Pin J31	Señal	Pin FPGA
1	B24_L10_P	Y14
2	B24_L7_P	AA13
3	B24_L10_N	Y13
4	B24_L7_N	AB13
5	GND	-
6	GND	-

Pin J31	Señal	Pin FPGA
7	B24_L6_P	AC14
8	B44_L6_P	AC12
9	B24_L6_N	AC13
10	B44_L6_N	AD12
11	GND	-
12	GND	-
13	B24_L5_P	AD15
14	B44_L7_P	AD11
15	B24_L5_N	AD14
16	B44_L7_N	AD10
17	GND	-
18	GND	-
19	B24_L1_P	AE15
20	B44_L8_N	AC11
21	B24_L1_N	AE14
22	B44_L8_P	AB11
23	GND	-
24	GND	-
25	B24_L12_P	Y12
26	B24_L2_P	AG14
27	B24_L12_N	AA12
28	B24_L2_N	AH14
29	GND	-
30	GND	-
31	B24_L3_P	AG13
32	-	-
33	B24_L3_N	AH13
34	-	-
35	GND	-
36	GND	-
37	B44_L12_N	AB9

Pin J31	Señal	Pin FPGA
38	B44_L9_P	AA11
39	B44_L12_P	AB10
40	B44_L9_N	AA10
41	GND	-
42	GND	-
43	B44_L10_N	Y10
44	B44_L3_P	AH12
45	B44_L10_P	W10
46	B44_L3_N	AH11
47	GND	-
48	GND	-
49	B24_L11_N	W11
50	B44_L1_N	AH10
51	B24_L11_P	W12
52	B44_L1_P	AG10
53	GND	-
54	GND	-
55	B24_L9_N	W13
56	B24_L4_P	AE13
57	B24_L9_P	W14
58	B24_L4_N	AF13
59	GND	-
60	GND	-
61	B24_L8_P	AB15
62	B44_L5_P	AE12
63	B24_L8_N	AB14
64	B44_L5_N	AF12
65	GND	-
66	GND	-
67	B44_L2_N	AG11
68	B44_L4_N	AF10

Pin J31	Señal	Pin FPGA
69	B44_L2_P	AF11
70	B44_L4_P	AE10
71	GND	-
72	GND	-
73	VBAT_IN	Y18
74	B44_L11_P	Y9
75	MR	-
76	B44_L11_N	AA8
77	GND	-
78	GND	-
79	-	-
80	PS_POR_B	P16
81	-	-
82	-	-
83	GND	-
84	GND	-
86	-	-
86	-	-
87	-	-
88	-	-
89	GND	-
90	GND	-
91	224_CLK0_P	Y6
92	224_CLK1_P	V6
93	224_CLK0_N	Y5
94	224_CLK1_N	V5
95	GND	-
96	GND	-
97	224_RX3_P	P2
98	224_TX3_P	N4
99	224_RX3_N	P1

Pin J31	Señal	Pin FPGA
100	224_TX3_N	N3
101	GND	-
102	GND	-
103	224_RX2_P	T2
104	224_TX2_P	R4
105	224_RX2_N	T1
106	224_TX2_N	R3
107	GND	-
108	GND	-
109	224_RX1_P	V2
110	224_TX1_P	U4
111	224_RX1_N	V1
112	224_TX1_N	U3
113	GND	-
114	GND	-
115	224_RX0_P	Y2
116	224_TX0_P	W4
117	224_RX0_N	Y1
118	224_TX0_N	W3
119	GND	-
120	GND	-

Conector entre placas J32: 120 pines

Fuente: manual AXU3EGB, páginas 33, 34, 35. Filas de datos: 120.

Pin J32	Señal	Pin FPGA
1	PS_MIO35	H17
2	PS_MIO30	F16
3	PS_MIO29	G16
4	PS_MIO31	H16
5	GND	-
-	GND	-

Pin J32	Señal	Pin FPGA
7	-	-
8	PS_MIO58	F18
9	-	-
10	PS_MIO53	D16
11	GND	-
12	GND	-
13	PS_MODE0	P19
14	PS_MIO52	G18
15	PS_MODE1	P20
16	PS_MIO55	B16
17	GND	-
18	GND	-
19	PS_MODE2	R20
20	PS_MIO56	C16
21	PS_MODE3	T20
22	PS_MIO57	A16
23	GND	-
24	GND	-
25	PS_MIO36	K17
26	PS_MIO54	F17
27	PS_MIO37	J17
28	PS_MIO27	J15
29	GND	-
30	GND	-
31	-	-
32	PS_MIO28	K15
33	PS_MIO77	F20
34	PS_MIO59	E17
35	GND	-
36	GND	-
37	PS_MIO76	B20

Pin J32	Señal	Pin FPGA
38	PS_MIO60	C17
39	-	-
40	PS_MIO61	D17
41	GND	-
42	GND	-
43	PS_MIO39	H19
44	PS_MIO62	A17
45	PS_MIO38	H18
46	PS_MIO63	E18
47	GND	-
48	GND	-
49	-	-
50	PS_MIO65	A18
51	PS_MIO40	K18
52	PS_MIO66	G19
53	GND	-
54	GND	-
55	PS_MIO44	J20
56	PS_MIO67	B18
57	PS_MIO45	K20
58	PS_MIO68	C18
59	GND	-
60	GND	-
61	PS_MIO47	H21
62	PS_MIO64	E19
63	PS_MIO48	J21
64	PS_MIO69	D19
65	GND	-
66	GND	-
67	PS_MIO41	J19
68	PS_MIO74	D20

Pin J32	Señal	Pin FPGA
69	PS_MIO32	J16
70	PS_MIO73	G21
71	GND	-
72	GND	-
73	PS_MIO46	L20
74	PS_MIO72	G20
75	PS_MIO50	M19
76	PS_MIO71	B19
77	GND	-
78	GND	-
79	PS_MIO49	M18
80	PS_MIO75	A19
81	PS_MIO34	L17
82	PS_MIO70	C19
83	GND	-
84	GND	-
85	PS_MIO26	L15
86	PS_MIO43	K19
87	PS_MIO24	AB19
88	PS_MIO51	L21
89	GND	-
90	GND	-
91	PS_MIO25	AB21
92	PS_MIO42	L18
93	-	-
94	PS_MIO33	L16
95	GND	-
96	GND	-
97	-	-
98	-	-
99	VCCO_65	-

Pin J32	Señal	Pin FPGA
100	VCCO_66	-
101	VCCO_65	-
102	VCCO_66	-
103	VCCO_65	-
104	VCCO_66	-
105	GND	-
106	GND	-
107	+12V	-
108	+12V	-
109	+12V	-
110	+12V	-
111	+12V	-
112	+12V	-
113	+12V	-
114	+12V	-
115	+12V	-
116	+12V	-
117	+12V	-
118	+12V	-
119	+12V	-
120	+12V	-

4.2 Interfaces del carrier y módulos externos

M.2 PCIe: asignación de señales

Fuente: manual AXU3EGB, páginas 38. Filas de datos: 7.

Señal	Nombre de pin	Pin de encapsulado	Función
PCIE_TX_P	505_TX0_P	E25	PCIE DataTransmitPositive
PCIE _TX_N	505_TX0_N	E26	PCIE DataTransmitNegative
PCIE _RX_P	505_RX0_P	F27	PCIE DataReceive Positive
PCIE _RX_N	505_RX0_N	F28	PCIE DataReceive Negative
505_PCIE_REFCLK_P	505_CLK0_P	F23	PCIE ReferenceClock Positive
505_PCIE_REFCLK_N	505_CLK0_N	F24	PCIE ReferenceClock Negative
PCIE_RSTn_MIO37	PS_MIO37_501	J17	PCIE ResetSignal

DisplayPort: asignación de señales

Fuente: manual AXU3EGB, páginas 39. Filas de datos: 10.

Señal	Nombre de pin	Pin de encapsulado	Función
GT0_DP_TX_P	505_TX3_P	B23	Low bitsof DPData TransmitPositive
GT0_DP_TX_N	505_TX3_N	B24	Low bitsof DPData TransmitNegative
GT1_DP_TX_P	505_TX2_P	C25	Highbits ofDPData TransmitPositive
GT1_DP_TX_N	505_TX2_N	C26	Highbits ofDPData TransmitNegative
505_CLK1_P	505_CLK2_P	C21	DPReferenceClock Positive
505_CLK1_N	505_CLK2_N	C22	DPReferenceClock Negative
DP_AUX_OUT	PS_MIO27	J15	DPAuxiliaryDataOutput
DP_AUX_IN	PS_MIO30	F16	DPAuxiliaryDataInput
DP_OE	PS_MIO29	G16	DPAuxiliaryDataOutputEnable
DP_HPD	PS_MIO28	K15	DPInsertion SignalDetection

USB 3.0/USB 2.0: asignación de señales

Fuente: manual AXU3EGB, páginas 40, 41. Filas de datos: 17.

Señal	Nombre de pin	Pin de encapsulado	Función
USB_SSTXP	505_TX1_P	D23	USB3.0DataTransmitPositive

Señal	Nombre de pin	Pin de encapsulado	Función
USB_SSTXN	505_TX1_N	D24	USB3.0DataTransmitNegative
USB_SSRXP	505_RX1_P	D27	USB3.0DataReceivePositive
USB_SSRXN	505_RX1_N	D28	USB3.0DataReceiveNegative
USB_DATA0	PS_MIO56	C16	USB2.0 DataBit0
USB_DATA1	PS_MIO57	A16	USB2.0 DataBit1
USB_DATA2	PS_MIO54	F17	USB2.0 DataBit2
USB_DATA3	PS_MIO59	E17	USB2.0DataBit3
USB_DATA4	PS_MIO60	C17	USB2.0 DataBit4
USB_DATA5	PS_MIO61	D17	USB2.0 DataBit5
USB_DATA6	PS_MIO62	A17	USB2.0 DataBit6
USB_DATA7	PS_MIO63	E18	USB2.0 DataBit7
USB_STP	PS_MIO58	F18	USB2.0 StopSignal
USB_DIR	PS_MIO53	D16	USB2.0DataDirectionSignal
USB_CLK	PS_MIO52	G18	USB2.0 ClockSignal
USB_NXT	PS_MIO55	B16	USB2.0NextDataSignal
USB_RESET_N	PS_MIO31	H16	USB2.0 ResetSignal

Ethernet: configuración inicial del PHY

Fuente: manual AXU3EGB, páginas 41, 42. Filas de datos: 4.

Pin de configuración	Función	Valor/retardo
RXD3_ADR0 RXC_ADR1	MDIO/MDC Mode PHYaddress	PHYAddress 001
RXCTL_ADR2		
RXD1_TXDLY	TX clock 2ns delay	delay
RXD0_RXDLY	RX clock 2ns delay	delay

Ethernet PS y PL: asignación completa

Fuente: manual AXU3EGB, páginas 42, 43. Filas de datos: 29.

Señal	Nombre de pin	Pin de encapsulado	Función
PHY1_TXCK	PS_MIO64	E19	Ethernet1RGMIITransmitClock

Señal	Nombre de pin	Pin de encapsulado	Función
PHY1_TXD0	PS_MIO65	A18	Ethernet1Transmitdatabit0
PHY1_TXD1	PS_MIO66	G19	Ethernet1Transmitdatabit1
PHY1_TXD2	PS_MIO67	B18	Ethernet1Transmitdatabit2
PHY1_TXD3	PS_MIO68	C18	Ethernet1Transmitdatabit3
PHY1_TXCTL	PS_MIO69	D19	Ethernet1TransmitEnable Signal
PHY1_RXCK	PS_MIO70	C19	Ethernet1RGMIIReceive Clock
PHY1_RXD0	PS_MIO71	B19	Ethernet1Receive Data Bit0
PHY1_RXD1	PS_MIO72	G20	Ethernet1Receive Data Bit1
PHY1_RXD2	PS_MIO73	G21	Ethernet1Receive Data Bit2
PHY1_RXD3	PS_MIO74	D20	Ethernet1Receive Data Bit3
PHY1_RXCTL	PS_MIO75	A19	Ethernet1Receive EnableSignal
PHY1_MDC	PS_MIO76	B20	Ethernet1MDIO ClockManagement
PHY1_MDIO	PS_MIO77	F20	Ethernet1MDIO ManagementData
PHY2_TXCK	B66_L17_N	E8	Ethernet2RGMIITransmitClock
PHY2_TXD0	B66_L18_P	E9	Ethernet2Transmitdatabit0
PHY2_TXD1	B66_L18_N	D9	Ethernet2Transmitdatabit1
PHY2_TXD2	B66_L23_P	A9	Ethernet2Transmitdatabit2
PHY2_TXD3	B66_L23_N	A8	Ethernet2Transmitdatabit3
PHY2_TXCTL	B66_L24_N	B9	Ethernet2TransmitEnable Signal
PHY2_RXCK	B66_L14_P	E5	Ethernet2RGMIIReceive Clock
PHY2_RXD0	B66_L19_N	A5	Ethernet2Receive Data Bit0
PHY2_RXD1	B66_L19_P	B5	Ethernet2Receive Data Bit1
PHY2_RXD2	B66_L17_P	F8	Ethernet2Receive Data Bit2
PHY2_RXD3	B66_L24_P	C9	Ethernet2Receive Data Bit3
PHY2_RXCTL	B66_L22_N	B8	Ethernet2Receive EnableSignal
PHY2_MDC	B66_L21_N	A6	Ethernet2MDIO ClockManagement
PHY2_MDIO	B66_L22_P	C8	Ethernet2MDIO ManagementData
PHY2_RESET	B66_L14_N	D5	Ethernet2ResetSignal

USB-UART: puertos PS y PL

Fuente: manual AXU3EGB, páginas 44. Filas de datos: 4.

Señal	Nombre de pin	Pin de encapsulado	Función
PS_UART0_TX	PS_MIO43	K19	PS UartDataOutput
PS_UART0_RX	PS_MIO42	L18	PS UartDataInput
PL_UART_TX	B43_L3_P	AH12	PLUart DataOutput
PL_UART_RX	B43_L3_N	AH11	PLUart DataInput

MicroSD: asignación de señales

Fuente: manual AXU3EGB, páginas 45. Filas de datos: 7.

Señal	Nombre de pin	Pin de encapsulado	Función
SD_CLK	PS_MIO51	L21	SD ClockSignal
SD_CMD	PS_MIO50	M19	SD Command Signal
SD_D0	PS_MIO46	L20	SD Data0
SD_D1	PS_MIO47	H21	SD Data1
SD_D2	PS_MIO48	J21	SD Data2
SD_D3	PS_MIO49	M18	SD Data3
SD_CD	PS_MIO45	K20	SD cardinsertion signal

Header J45: 40 posiciones

Fuente: manual AXU3EGB, páginas 46. Filas de datos: 40.

Pin J45	Señal	Pin FPGA
1	GND	-
2	+5V	-
3	B45_L9_N	B10
4	B45_L9_P	C11
5	B45_L5_N	F10
6	B45_L5_P	G11
7	B45_L12_N	C12
8	B45_L12_P	D12
9	B45_L11_N	A11
10	B45_L11_P	A12
11	B45_L6_N	F11

Pin J45	Señal	Pin FPGA
12	B45_L6_P	F12
13	B46_L6_N	E13
14	B46_L6_P	E14
15	B46_L3_N	A13
16	B46_L3_P	B13
17	B46_L2_N	A14
18	B46_L2_P	B14
19	B46_L4_N	C13
20	B46_L4_P	C14
21	B46_L12_N	L13
22	B46_L12_P	L14
23	B45_L4_N	H12
24	B45_L4_P	J12
25	B46_L11_N	J14
26	B46_L11_P	K14
27	B46_L10_N	H13
28	B46_L10_P	H14
29	B46_L7_N	F13
30	B46_L7_P	G13
31	B46_L9_N	G14
32	B46_L9_P	G15
33	B46_L5_N	D14
34	B46_L5_P	D15
35	B46_L1_N	A15
36	B46_L1_P	B15
37	GND	-
38	GND	-
39	+3.3V	-
40	+3.3V	-

Header J46: 40 posiciones

Fuente: manual AXU3EGB, páginas 46, 47. Filas de datos: 40.

Pin J46	Señal	Pin FPGA
1	GND	-
2	+5V	-
3	B43_L2_N	AG11
4	B43_L2_P	AF11
5	B44_L8_N	AB14
6	B44_L8_P	AB15
7	B44_L9_N	W13
8	B44_L9_P	W14
9	B44_L11_N	W11
10	B44_L11_P	W12
11	B43_L10_N	Y10
12	B43_L10_P	W10
13	B43_L12_N	AB9
14	B43_L12_P	AB10
15	B44_L3_N	AH13
16	B44_L3_P	AG13
17	B44_L12_N	AA12
18	B44_L12_P	Y12
19	B44_L1_N	AE14
20	B44_L1_P	AE15
21	B44_L5_N	AD14
22	B44_L5_P	AD15
23	B44_L6_N	AC13
24	B44_L6_P	AC14
25	B44_L10_N	Y13
26	B44_L10_P	Y14
27	B44_L2_N	AH14
28	B44_L2_P	AG14
29	B43_L8_N	AC11
30	B43_L8_P	AB11

Pin J46	Señal	Pin FPGA
31	B43_L7_N	AD10
32	B43_L7_P	AD11
33	B43_L6_N	AD12
34	B43_L6_P	AC12
35	B44_L7_N	AB13
36	B44_L7_P	AA13
37	GND	-
38	GND	-
39	+3.3V	-
40	+3.3V	-

CAN: canales 1 y 2

Fuente: manual AXU3EGB, páginas 48. Filas de datos: 4.

Señal	Nombre de pin	Pin de encapsulado	Función según manual
PS_CAN1_TX	PS_MIO32	J16	CAN1Receiver
PS_CAN1_RX	PS_MIO33	L16	CAN1Transmitter
PS_CAN2_TX	PS_MIO39	H19	CAN2Receiver
PS_CAN2_RX	PS_MIO38	H18	CAN2Transmitter

RS-485: canales 1 y 2

Fuente: manual AXU3EGB, páginas 49. Filas de datos: 6.

Señal	Nombre de pin	Pin de encapsulado	Función
PL_485_TXD1	B43_L1_N	AH10	The1stChannel485Transceiver
PL_485_RXD1	B44_L4_P	AE13	The1stChannel485Receiver
PL_485_DE1	B45_L10_P	B11	The1stChannel485 Transmit Enable
PL_485_TXD2	B43_L1_N	AG10	The2ndChannel 485 Transceiver
PL_485_RXD2	B44_L4_N	AF13	The2ndChannel485Receiver
PL_485_DE2	B45_L10_N	A10	The2ndChannel485Transmit Enable

Cámara MIPI AN5641: señales

Fuente: manual AXU3EGB, páginas 50. Filas de datos: 10.

Señal	Nombre de pin	Pin de encapsulado	Función
MIPI_CLK_P	B65_L1_P	W8	MIPIInputClockPositive
MIPI_CLK_N	B65_L1_N	Y8	MIPIInputClock Negative
MIPI_LAN0_P	B65_L2_P	U9	MIPIInputDate LANE0Positive
MIPI_LAN0_N	B65_L2_N	V9	MIPIInputDateLANE0 Negative
MIPI_LAN1_P	B65_L3_P	U8	MIPIInputDate LANE1Positive
MIPI_LAN1_N	B65_L3_N	V8	MIPIInputDateLANE1 Negative
CAM_GPIO	B43_L4_P	AE10	GPIO ControlofCamera
CAM_CLK	B43_L4_N	AF10	ClockInputof Camera
CAM_SCL	B43_L11_P	Y9	I2C Clockof Camera
CAM_SDA	B43_L11_N	AA8	I2C DataofCamera

EEPROM y sensor LM75: bus I²C

Fuente: manual AXU3EGB, páginas 53. Filas de datos: 2.

Señal	Nombre de pin	Pin de encapsulado	Función
PS_IIC1_SCL	PS_MIO24	AB19	IIC Clock Signal
PS_IIC1_SDA	PS_MIO25	AB21	IIC Data Signal

LEDs de usuario

Fuente: manual AXU3EGB, páginas 54. Filas de datos: 2.

Señal	Nombre de pin	Pin de encapsulado	Función
PS_LED1	PS_MIO40	K18	User LED controlled by PS
PL_LED1	B43_L5_P	AE12	User LED controlled by PL

Botones de usuario

Fuente: manual AXU3EGB, páginas 55. Filas de datos: 2.

Señal	Nombre de pin	Pin de encapsulado	Función
PS_KEY1	PS_MIO26	L15	PSKEY1 Input

Señal	Nombre de pin	Pin de encapsulado	Función
PL_KEY1	B43_L5_N	AF12	PLKEY1 Input

SW1: modos de arranque

Fuente: manual AXU3EGB, páginas 55, 56. Filas de datos: 4.

SW1	Posición (1,2,3,4)	MODE[3:0]	Modo
	ON■ON■ON■ON	0000	PS JTAG
	ON■ON■OFF,ON	0010	QSPIFLASH
	ON■OFF■ON■OFF	0101	SDCard
	ON■OFF■ OFF■ ON	0110	EMMC

Distribución de alimentación

Fuente: manual AXU3EGB, páginas 57. Filas de datos: 4.

Riel	Función
+5.0V	USB power supply
+1.8V	Ethernet,USB2.0,BANK66 ofCore Board
+3.3V	Ethernet,USB2.0,SD,DP,CAN,RS485
+1.2V	BANK65 ofCore Board

5. Notas de precisión y diferencias de revisión

Asunto	Qué dice la fuente y cómo usarlo
Ventilador	El manual asigna el control al pin de banco 43 AA11 y dice que nivel alto activa el MOSFET. En la página 57, el dibujo rotula el conector como J42, mientras el párrafo menciona J24. En tu placa reportaste J18. No asignamos una ubicación física final al conector sin validar la serigrafía/revisión real.
eMMC	El manual consultado lista 8 GB; Linux en tu placa vio mmcblk1 de 29.6 GB. Se conserva cada dato con su fuente, sin forzar que correspondan a la misma variante.
CAN	Las descripciones de PS_CAN1_TX/PS_CAN1_RX y CAN2 aparecen invertidas o ambiguas en el manual. Se reproducen los nombres tal como están; confirmar el sentido TX/RX en el esquemático o loopback antes de cablear.
Pin físico vs pin FPGA	`Pin J45/J46/J29...` es el número físico del conector; `Pin FPGA` es el pad del encapsulado. No son intercambiables.
Prueba de funciones	Que una señal figure en la tabla no significa que el bitstream EDF actual la tenga configurada ni que el periférico esté probado. El bitstream conocido sigue siendo una base mínima PS.
AN970	El mapeo de J45 incluye una propuesta para LCD y táctil desde la documentación de trabajo local. La pantalla todavía no se probó; verificar orden de bits, revisión y cableado antes de alimentar.

Convención de nombres

`PS_MIOxx` = entrada/salida multiplexada del Processing System; `Bxx_Ln_P/N` = par diferencial o señal de banco PL; los nombres `PS_DDR...` y `PL_DDR...` son buses de memoria dedicados, no pines de propósito general. `P` y `N` identifican las polaridades de un par diferencial.

En la salida de Linux, las tablas no son una prueba eléctrica. Use siempre el pin físico numerado, la tensión del banco, la dirección de señal y el manual de la revisión que tiene enfrente.

Fuente: ALINX, AXU3EGB User Manual Rev. 1.0, 2021-03-27, especialmente figuras 1-1-1 y 3-20-1 y tablas de las secciones 2.3-2.10 y 3.2-3.19. https://www.alinx.com/public/upload/file/AXU3EGB_User_Manual.pdf