2021 Digital IC Design Homework 5

	2021 Digital IC Design Homework 5							
NAME	黄柏瑄							
Student ID	P78081528							
Simulation Result								
Functional Pass		Gate-level	Pass	5	Ga	te-level	simulation time	
simulation		simulation			simul	ation time	(ns): 17210.900	
# FFT dataout on pattern 880 ~ 895, PASS!! # FFT dataout on pattern 912 ~ 927, PASS!! # FFT dataout on pattern 912 ~ 927, PASS!! # FFT dataout on pattern 912 ~ 927, PASS!! # FFT dataout on pattern 928 ~ 943, PASS!! # FFT dataout on pattern 928 ~ 943, PASS!! # FFT dataout on pattern 928 ~ 943, PASS!! # FFT dataout on pattern 928 ~ 943, PASS!! # FFT dataout on pattern 960 ~ 975, PASS!! # FFT dataout on pattern 960 ~ 975, PASS!! # FFT dataout on pattern 960 ~ 975, PASS!! # FFT dataout on pattern 960 ~ 975, PASS!! # FFT dataout on pattern 960 ~ 975, PASS!! # FFT dataout on pattern 960 ~ 975, PASS!! # FFT dataout on pattern 960 ~ 975, PASS!! # FFT dataout on pattern 960 ~ 975, PASS!! # FFT dataout on pattern 960 ~ 975, PASS!! # FFT dataout on pattern 960 ~ 975, PASS!! # FFT dataout on pattern 960 ~ 975, PASS!! # FFT dataout on pattern 960 ~ 975, PASS!! # FFT dataout on pattern 976 ~ 991, PASS!! # FFT dataout on pattern 970 ~ 991, PASS!! # FFT dataout on pattern 976 ~ 991, PASS!! # FFT dataout on pattern 976 ~ 991, PASS!! # FFT dataout on pattern 980 ~ 975, PASS!! # FFT dataout on pattern 980 ~ 975, PASS!! # FFT dataout on pattern 980 ~ 975, PASS!! # FFT dataout on pattern								
(your pre-sim result) (your post-sim result)								
Synthesis Result Total logic elements 9548								
Total memory bit				0				
Embedded multiplier 9-bit element				142				
Clock width (Cycle)				16.1				
Flow Summary								
(your flow summary) Description of your design								
1 V O								

因為本次作業很明顯的分成三個模組,所以我用最外層的模組 FAS 來描述三個子模組的接線,接著將子模組實作測試,再換下一個子模組。

首先是 FIR,我按照課程投影片的方法設計,使得每一個 cycle 會將前一個輸入傳下去,最後將乘完的結果作累加後當作輸出。

在處理 FFT 子模組時,我有遇到來自 FIR 的誤差會導致 FFT 輸出無法通過tb,詢問助教後,將原先的輸入部分

y[15] <= fir_d;

改成

y[15] <= fir_d + {15'd0, fir_d[15]};

後就可以避免誤差了。關於 FFT 有不同的 stage,我的實作方式沒有採用之前的 control unit 的 state 設計方式,而是在處理 stage 時觸發下一個 stage 可以在下一個 cycle 進行。

最後 Analysis 需要找出最大,由於不需要排序,所以我原先採用 O(n)的方式 找出最大值,結果 cycle 降到 30 左右就會跑出錯誤結果。因此後來改用 O(lg(n))也就是先兩兩比較,再將大者做比較,此種做法就可以用更低的 cycle 來完成。

Scoring = (Total logic elements + total memory bit + 9*embedded multiplier 9-bit element) × (longest gate-level simulation time in \underline{ns})