Techn.Inf. I Zusammenfassung

Andreas Biri, D-ITET

04.01.14

1. Einleitung

Server

Vernetze Systeme, Parallelverarbeitung, Zuverlässigkeit

Embedded Systems

Informationsverarbeitung, Teil d. übergeordnet. Systems echtzeitfähig, spezialisiert/optimiert, zuverlässig, effizient

Wegen hoher Leistung/Wärme: geringere Taktraten, dafür mehr Prozessorkerne u. Parallelismus

Prozessor/Memory-Gap: brauche komplexere Architektur

Komponenten eines Rechners

Prozessor: Datenpfad (Operationen/ALU) + Steuerung Speicher: Cache, Haupt/Arbeitsspeicher, Festplatte/CD ⇒ volatil: RAM, Cache ↔ permanent: Flash, Festplatte Ein-Ausgabe/ IO: Netzwerkzugriff, Maus, Bildschirm

2. Instruktionssatz

IF: Instruction fetch → Instr aus Hauptspeicher holen ID: Instruction decode→ dekodieren, Operanden holen

EXE: Execute → Ausführen der Instruktion/ ALU

MEM: Memory

→ Aus dem Memory laden

WB: Write back

→ Zurückschreiben & nächste Instr

1 Word = 4 Byte = 4 * 8 Bits

MIPS: byte address, sequential word addresses differ by 4

<u>Speicherinstruktionen</u>

lw, sw

Basisadressierung:

lw \$t0, 100(\$s2) # \$t0 = Speicher[100+\$s2]
sw \$t0, 100(\$s2) # Speicher[100+\$s2]=\$t0

<u>Arithmetische & logische Instruktionen</u> **addi, slti, and**

Direkte Adressierung:

slti \$t1 ,\$s2, 100 # if(\$s2<100) then \$t1=1 else \$t1=0 addi \$t1, \$s2, 100 # \$t1=\$s2+100

Registeradressierung:

add \$s1, \$s2, \$s3 # \$s1=\$s2+\$s3 slt \$s1,\$s2, \$s3 # if(\$s2<\$s3) then \$s1=1 else \$s1=0 and \$s1, \$s2, \$s3 # \$s1=\$s2 & \$s3

Sprung- & Verzweigungsinstruktionen

ändern Kontrollfluss; Sprung ändert immer, Verzweigung falls...

Direkte Adressierung (Sprung):

j target # PC=4*target
j 2500 # PC=10000

Pseudodirekte Adressierung (j, jal) -> zu Marke

j Label1 # go to Label1
jal Label2 # \$ra=PC+4; go to Label2

beq \$s1, \$s2, Label3 # if(\$s1==\$s2) then go to Label3 bne \$s1, \$s2, Label4 # if(\$s1!=\$s2) then go to Label4

Registeradressierung (jr, jalr):

jr \$ra # set PC=\$ra (continue with
instruction in Memory[\$ra])

PC- relative Adressierung (beg, bne):

beq \$s1, \$s2, imm # if(\$s1==\$s2) then PC=PC+4*(imm+1) beq \$s1, \$s2, 25 # if(\$s1==\$s2) then PC=PC+4+100

Adressierungsarten

Direkte Adressierung: Konstante wird übergeben (Imm.)
Registeradressierung: Adresse aus Register übergeben

Basisadressierung: Registerinhalt + Konstante

PC-relative Adressierung: PC + 4 + Konstante


Pseudodirekte Adressierung: über Label (PC + Konst.)

ACHTUNG: PC wird immer 4-fach erhöht!

Register	•		
Name Register number		Usage	Preserved on call
\$zero	0	Constant value 0	n.a.
\$v0-\$v1	2-3	Values for results and expression evaluation	No
\$a0-\$a3 4-7		Arguments	No
\$t0-\$t7	8-15	Temporaries	No
\$s0-\$s7	16-23	Saved	Yes
\$t9-\$t9	24-25	More temporaries	No
\$gp 28		Global pointer	Yes
\$sp	29	Stack pointer	Yes
\$fp	20	Frame pointer	Yes
\$ra 31		Return address	Yes

Instruktionskodierung

MIPS: 32-Bit Kodierungen, 3 Typen



"Big-endian": höstwertiges Byte an niedrigster Adresse
Wort mit höstwertigem Byte adressiert

Zweierkomplement: signed oder unsigned

$$B = -b_{n-1} * 2^{n-1} + \sum_{i=0}^{n-2} b_i * 2^i$$

Vorzeichenbit erweitern!

Negieren: Invertieren und 1 addieren

Synchronisation

mehrere Programme auf selben Speicher ⇒ *lock* : lock == 1 -> besetzt, sonst frei

- 1. atomarer Austausch (slt, 1 Takt)
- 2. Paar spezieller Instruktionen

11 \$t1, offset(\$s1) # load linked
sc \$t0, offset(\$s1) # store conditional

Assembler

Assemblerprogramm enthält: Kommentare, symbolische Operationscodes, symbol. Registernamen, symbolische Marken (für Jump), Makros (ersetz häufigen Code)

Pseudoinstruktion: wird vom Assembler weiter übersetzt

Latenzen: Operationen brauchen teils mehr als 1 Takt

- Ladeoperationen (Resultat erst nach 2 Takten)
- Sprung- & Verzweigungsinstruktionen
- -> Branch-Delay-Slot (nächstes immer ausgeführt)

3. Assembler

.data: Eintrag wird im Datensegment gespeichert

align n: Daten im Speicher auf 2^n Bytegrenzen ausgerichtet

.align 2 -> auf Wortgrenze

.byte b1, ...; .half h1, ...; .word w1,...; .ascii str : Datenformat

.text : Eintrag wird im (Programm-)Textsegment gespeichert

.globl sym: Marke sym ist global und für andere Files lesbar

comment: Kommentar

Beispiel:

while (save[i] == k) i = i + 1;

- Annahmen: i und k sind in \$s3 und \$s5. Feld save startet bei Adresse \$s6.
- Assemblerprogramm:

```
Loop: sll $t1, $s3, 2  # $t1 = 4 * i

add $t1, $t1, $s6

lw $t0, 0($t1)

bne $t0, $s5, Exit

addi $s3, $s3, 1

j Loop

Exit:
```

Funktionsaufrufe

Bei verschachtelten Aufrufen: Speicherung mittels Stack

Kontext eines Unterprogramms:

- Argumente, die dem Unterprogramm mitgeteilt wurden
- Registerinhalte, die darin nicht geändert werden dürfen
- lokale Variabeln des Unterprogramms


Beginn d. "activation record": Stackpointer (\$sp)
Ende d. "activation record": Framepointer (\$fp)

Sichere und temporäre Register

Falls sichere Register von Unterprogramm benützt werden, müssen diese zuerst gespeichert werden

Bei *temporären Register* muss das aufrufendes Programm selbst sichern, falls sie danach noch benötigt werden

Preserved	Not preserved		
Saved registers: \$s0-\$s7	Temporary registers: \$t0-\$t9		
Stack pointer register: \$sp , \$fp	Argument registers: \$a0-\$a3		
Return address register: \$ra	Return value registers: \$v0-\$v1		
Stack above the stack pointer	Stack below the stack pointer		



Funktionsaufrufe



- 1. Falls aufrufendes Programm temp. Reg benützt, speichern
- 2. Erste 4 Argumente werden in a0 a3 gespeichert, Rest zu Beginn d. Rahmens des Unterprogramms übergeben
- 3. jal ("jump & link"): springt und setzt Rücksprungadresse
- 4. Alloziere Rahmen, indem von \$sp Grösse abgezogen wird
- 5. Speichere sichere Register vor eigener Änderung
- 6. Rahmenzeiger *\$fp* wird auf Beginn des Rahmens gesetzt
- 7. Resultate werden in \$v0 und \$v1 gespeichert
- 8. Wiederherstellung der sicheren Register (siehe Schritt 5)
- 9. Rahmenzeiger \$sp wird mit Grösse d. Rahmens addiert
- 10. Rücksprung zu aufrufendem Programm über \$ra
- 11. Gespeicherte temp. Register werden zurückgeschrieben

Kann auch lediglich \$sp verwenden (kein Framepointer)

Unterbrechungen (Interrupts)


Nicht geplant: Programm wird nach d. laufenden Instruktion verlassen & Unterbrechungsprozedur wird ausgeführt

- Hardwareunterbrechung (Maus, Sensorsignale, Timer)
- arithmetische Ausnahmen (zB. Teilen durch 0)
- falsche Adressierung, Fehler bei Buszugriff
- Softwareunterbrechung (break, exception, Breakpoint)

Achtung: das verlassene Programm hat keine Register gesichert, dies wird im Unterbrechungsprogramm getan

Interrupt in Interrupt durch automatische Maske verhindert - Enthält (noch) Kommentare, symbolische Marken, Makros

Danach wird zur Adresse im EPC-Register (\$14) gesprungen





RISC (Reduced Instruction Set)

- einfache Kodierung (alle Instruktionen gleich lang)
- wenige orthogonale Instruktionsklassen (Typ I, J, R)
- viele (32 +) allgemein verwendbare Register

Moderner Instruktionssatz: hohe Parallelität, hohe Taktrate IA-32 (Complex ISC): wird zuerst in RISC umgesetzt

4. Vom Programm zur Ausführung





Hochsprache: (C++, Java, Pascal, VHDL, ADA, Lisp)

- Problemformulierung unabhängig von Zielrechner
- Prägnante, leicht lesbare und wartbare Formulierung

Assembler: (MIPS-As., IA-32-Ass.)

- Symbolische Repräsentation eines Maschinenprogramms
- Im Gegensatz zu Hochsprache bereits auf Ziel angepasst
- Bestimmt Beziehung zwischen Marken & Programmzeilen
- Übersetzt jede Assembleranweisung in Maschinencode
- erzeugt Listen nichtaufgelöster Bezüge & globaler Marken

Obiektsprache

- enthält Programm in Maschinensprache
- beinhaltet die dazugehörigen binären Daten
- enthält Infos zur Verbindung mehrerer Objektprogramme



Linker

- fasst alle zu einem Programm gehörende Teile zusammen
- sucht in Bibliotheken vordefinierte Teilprogramme
- bestimmt Speicherbereiche für einzelne Programmteile
- löst die Querbezüge zwischen den Programmteilen auf

Loader

- bestimmt Grösse von Text- und Datenteil (aus Kopfteil)
- Freigeben eines Adressbereiches für Programmtext, Daten
- Laden in den Hauptspeicher & Initialisieren der Register

<u>Java</u>

- Java Compiler übersetzt in Java Bytecode für VM
- platformunabhängig durch VM, aber langsamer

5. Rechenleistung

Bewertung eines Rechners: Ausführzeit (Rechenzeit/Latenz), Zahl der Programme (Durchsatz), Reaktionszeit (Interrupt)

Bewertung eines Prozessors: Taktfrequenz, CPI, MIPS


$$CPUZeit = \frac{Rechenzeit}{Programm} = \frac{Instruktionen}{Programm} * \frac{Takte}{Instr.} * \frac{Zeit}{Takt}$$

$$\mathit{IPS} = \frac{\mathit{Instruktionen}}{\mathit{Zeit}} = \frac{\mathit{Instruktionen}}{\mathit{Programm}} * \frac{1}{\mathit{CPUZeit}}$$

6. Eingabe-Ausgabe (I/0)

I/O Datenrate/Bandbreite: Menge an Informationen pro Zeit I/O Antwortzeit: Gesamtzeit für eine einzelne I/O-Operation


Bus: gemeinsam genutzte Kommunikationsverbindung



- Einfache Erweiterbarkeit für neue Geräte
- Geringe Kosten, da ein einziges Leitungsbündel genutzt
- Flaschenhals in der Kommunikation durch Bandbreite
- Geschwindigkeit durch physikalische Buslänge begrenzt
- Bus muss viele verschiedene Einheiten unterstützen

Steuerleitung: Kommunikation, request & acknowledge Datenleitung: Datentransport v. Daten & Adressen


Master: Startet & beendet Bustransaktion, sendet Adresse Slave: antwortet auf Anforderung & sendet/empfängt Daten Gerät mit der höchsten Priorität erkennt dies und sendet



Synchrone Protokolle

- gemeinsame Taktleitung zur Synchronisation, Protokoll relativ zu diesem Takt
- schnell, falls Taktverschiebung klein
- jede Einheit muss mit gleicher Taktrate arbeiten

Beispiel einer Lesetransaktion von Slave (z.B. Speicher) zu Master




ClkToO + SPD > ClkSkew + HoldTime $ClkPeriod \geq ClkToO + LPD + SetupTime + ClkSkew$


ClkToQ: Propagation Delay; ClkSkew: Verzögerung zw. Regis.

Asynchrone Protokolle

- keine Taktleitung, 'handshaking'- Protokoll
- verzögerungsunabhängige Funktion, heterogene Einheiten
- asynchrone 'handshaking'-Logik für das Protokoll

Beispiel einer Lesetransaktion von Slave (z.B. Speicher) zu Master:





Blockübertragung: mehrere Worte pro Transaktion/Adresse


Geteilte Übertragung: kann Bus zwischendurch freigeben

- 1. Anforderung von Einheit (Master), danach Busfreigabe!
- 2. Speicher (Master) signalisiert Datenbereitschaft & sendet

Arbitrierungsmechanismen (mehrere Busmaster)


Verteilte Arbitrierung durch Selbstselektion: jedes Gerät legt Identifikation auf Bus & bestimmt eigene Priorität;

Verteilte Arbitrierung durch Kollisionserkennung: Alle versuchen, den Bus zu reservieren; bei Kollision wiederholt Zentrale Arbitrierung: Sternförmige Anordnung d. Einheiten



"Daisy Chain"-Arbitrierung: Anordnung nach Priorität

- einfache Implementierung
- keine Fairness bei Buszuteilung (kann ausschliessen)



Betriebssystem: Schnittstelle zw. I/O & Benutzerprogramm

- gibt Befehle an I/O und informiert über Ende & Fehler
- Daten können zw. I/O & Speicher ausgetauscht werden.

Speicheradressierte Ein/Ausgabe (memory mapped I/O):

- Einige Adressen sind den I/O-Einheiten zugewiesen
- Steuerregister: beinhaltet Befehle an I/O
- Statusregister: zeit derzeitige Aktivität/Fehlermeldungen

I/O ⇒ OS: für Fehlermeldung oder Ende d. Transaktion

- Polling: Periodisches Abfragen d. Statusregisters durch OS (sinnvoll, wenn I/O schnell od. gut vorhersagbar)
- I/O Unterbrechung: generiert Interrupt für Meldung (Unterbrechungssignal auslösen, erkennen & behandeln)



DMA: spezieller I/O-Prozessor (Busmaster), entlastet CPU

7. Plattenspeicher

- lange, nichtflüchtig, grosse Kapazität & billig, LANGSAM

Zugriffszeit = Suchzeit + Rotationslatenz + Übertragszeit+Steuerungslatenz + Warteschlangenverzögerung

RAID: Redundant Array of Inexpensive Disks

- Verwendung vieler kleiner Plattenspeicher
- erhöhter Datendurchsatz durch Parallelität
- Redundanz zur Verbesserung d. Ausfallquote



RAID 5: Verteilung d. Parität für paralleles Schreiben

8. Prozessor -


Einzeltaktimplementierung

Datenpfad: Verarbeitung und Transport von Instruktionen

Kontrollpfad: Verarbeitung & Transport von Steuerdaten

Petri-Netze

Notation zur Darstellung paralleler & verteilter Operationen




Marken (Token): Stellen zugeordnet, beschreiben Zustand

Transitionen: Marken werden folgend "transportiert"

- "aktiviert": 1. Bedingung bei Transition erfüllt

2. In jeder Eingangsstelle ist mind. eine Marke

- "feuern": aus jeder Eingangsstelle eine Marke entfernt und Pipelining: mehrere Instruktionen überlappend jeder Ausgangsstelle hinzugefügt + Operationsausführung



Zwischenvariabeln: IR (instruction), A, B, ALUOut, PC, NPC

Arithmetische Operationen: ALU(a, b, op)

Einzeltaktsystem

längster Pfad zw. Register bestimmt minimale Taktperiode

Kombinatorische Schaltungen

- Instruktionsspeicher
- Addierer
- Registerfeld (Lesen)
- Hauptspeicher (Lesen, falls MemRead==1)

Sequentielle/getaktete Schaltung

- Register
- Registerfeld (Schreiben)
- Hauptspeicher (Schreiben, falls MemWrite==1)

Kontrollpfad

Instruktion	IR[3126]	RegDst	ALUSrc	Memto- Reg	Reg- Write	Mem- Read	Mem- Write	Branch	ALUOp
R-Typ	000000	1	0	0	1	0	0	0	10
lw	100011	0	1	1	1	1	0	0	00
sw	101011	X	1	Χ	0	0	1	0	00
beq	000100	X	0	Χ	0	0	0	1	01
Eingang Ausgangssignale									
	Co	ntrol						AL	U Contr
Operation		opcode IR[3126]	ALUOp	functed IR[5		ALU Funktion		ALUConti	rol
load word (lw)		100011	00	XXXX	XXXXXX 'ac		'add'		
store word (sw)		101011	00	XXXX	XX 'a	'add'		0010	
branch equal (beq)		000100	01	XXXX	XX 3	'subtract'		0110	
add (add)		000000	10	1000	0 'add'		0010		
subtract (sub)				1000	10 1	subtract'		0110	
and (and)				1001	00 7	AND'		0000	
or (or)				1001	01 (OR"		0001	
eat-on-lace-t	han (elt)		1	1010	10 %	otOnl oc	eThan'	0111	

9. Prozessor –

Pipelineimplementierung


IF (Instruction Fetch): Lesen der Instruktion

ID/RF (Instruction Decode/Register Fetch): Register lesen

EX (Execute): Ausführen d. Instrukt. / Adressberechnung

MEM (Memory): Zugriff auf den Datenspeicher

WB (Write Back): Zurückspeichern ins Registerfeld



$$Speedup = \frac{n * k}{k + (n - 1)}$$
; $Effizienz = \frac{Speedup}{k}$

<u>Hazards</u>

Situation, in der eine Phase der Instruktion nicht direkt im Anschluss an die vorherige Phase ausgeführt werden kann

Strukturelle Hazards: Kombination an Instruktionen unmöglich (zB. falls Daten- u. Instrukt.speicher nicht getrennt)

Ablauf-Hazard: Ergebnis einer Instruktion wird benötigt, um zu entscheiden, welche Instruktion als nächstes kommt

Daten-Hazard: Operand einer Instruktion hängt vom Ergebnis einer vorherigen Instruktion ab

Vermeidung von Daten-Hazards

Reihenfolge: Compiler versucht, Instrukt. Umzugruppieren Falls keine sinnvolle Instruktion → nop

Forwarding: vorzeitige Weiterleitung zw. Stufen

Mux Ctrl	Source	Explanation
ForwardA = 00	ID/EX	Op 1 from Register
ForwardA = 10	EX/MEM	Op 1 prior ALU Result
ForwardA = 01	MEM/WB	Op 1 from data Mry or earlier ALU Result
ForwardB = 00	ID/EX	Op 2 from Register
ForwardB = 10	EX/MEM	Op 2 prior ALU Result
ForwardB = 01	MEM/WB	Op 2 from data Mry or earlier ALU Result

Stalls / Blase: nop-Instruktion in späterer Phase einfügen nachfolgende wandern weiter, vorherige bleiben stehen Steuersignale an ID/EX auf "0", PC wird nicht erhöht

Vermeidung von Ablauf-Hazards

Stalls: Nach jeder Entscheidung-Instr. warten bis bekannt

Statische Vorhersage: nehme an, Programm verzweigt nicht

Dynamische Vorhersage: Vorhersage aufgrund vergangener Verzweigungsentscheidungen (2-Bit Prädiktion)



Vorverlegen der Berechnung: zusätzliche Vergleichskomponente zur Berechnung in der ID-Stufe


Branch-Delay Slot: Instruktion nach Verzweigung immer ausgeführt, bereits von Compiler/Assembler so eingesetzt

10. Prozessor -

Instruktionsparallelität

- mehr Pipelinestufen / tiefere Pipeline -> kürzerer Takt
- Mehrere Instr. pro Takt / mehrere parallele Pipelines

Superpipelining



- höhere Taktfrequenz durch geringere Laufzeit zw. Stufen
- unterschiedliche Laufzeiten ("out of order completion")
- Einfluss von Hazards auf Ausführungszeit immer grösser

Statische Parallelität: Compiler gruppiert Instruktionen, die gleichzeitig geladen werden (Very Long Instruction Word) Compiler detektiert und verhindert Hazards



Verzweigung (I Format)


Dynamische Parallelität: CPU lädt aufeinanderfolgende Instruktionen & bestimmt Abarbeitungsreihenfolge selbst CPU löst Hazards durch erweitere Technik zur Laufzeit auf

Instruktionen werden nicht in der gegebenen Reihenfolge ausgeführt, aber die Ergebnisse in d. richtigen geschrieben

Compiler-Techniken

- Umsortieren d. Instruktionen zur Vermeidung v. Hazards
- Loop unrolling zur Optimierung von Schleifen
- Register Umbenennung: ordne logischen Register freie physikalische Register zu (superskalare CPU)
- Spekulation: Schätzen, was mit einer Instruktion geschieh Prüfe, ob Entscheidung richtig; ansonsten Zustands-Reset Resultate werden zwischengespeichert bis bestätigt

11. Speicherhierarchie



V.a. bei arithmetischen Einheiten zahlreiche Pipeline-Stufen Memory-Gap Problem: Prozessor wartet auf Speicher

Lokalität

Programme greifen auf kleinen Teil d. Adressraums zu

Zeitliche Lokalität: Falls benötigt, whr bald wieder benötigt

- speichere kürzlich benötigte Daten nahe am Prozessor

Örtliche Lokalität: Falls referenziert, werden Daten mit nahegelegenen Adressen bald auch referenziert

- bewege Blöcke aus aufeinanderfolgenden Worten

Speicherzugriff

Daten werden nur zwischen aufeinanderfolgenden Ebenen ausgetauscht, Übertragung in Blöcken als kleinste Einheit


Treffer (Hit): Daten sind in der oberen Ebene vorhanden

Fehlzugriff (Miss): Daten müssen von weiter geholt werden Cachegrösse

Hit_Zeit = Cache_Zugriffszeit + Zeit_Bestimmung_Hit/Miss $Miss_Strafe = Finden_unterer_Ebene + Übertragung_hinauf$

Mittlere_Zugriffszeit = Hit_Zeit + Miss_Strafe * Miss_Rate

Platzieren eines Blocks im Cache



Cacheblock: Daten, die ihren eigenen Tag besitzen

- je grösser, umso besser für örtliche Lokalität & effizientere Speicherung durch kleineren Tag-Verlust
- jedoch höhere Miss-Rate -> Ersetzungszeit grösser


Verbesserung: Assoziativer Cache

Kann bei gleichem Index auswählen, welchen Block ich ersetzen möchte und Miss-Rate dadurch senken

- Zufällige Auswahl des ersetzten Blocks
- längster unbenutzter Block wird ersetzt

Direkte Abbildung

Jeder Block kann nur auf einen Cacheblock abgebildet werden, keine Auswahl möglich



L Bit breite Adresse

2^N Byte Nutzdaten, 2^M Bytes pro Block

[L-1 - N] : Tag zur korrekten Identifizierung

[N-1 - M]: Index für das Mapping


[M-1 - 2] : Block offset für welches Wort im Block

: Byte offset für die 4 Bytes des Worts [1-0]

 $(1 + (L - N) + 8 * 2^{M}) * 2^{N-M}Bit$

Assoziativer Cache

mehrere Einträge pro Index, Speicherblock kann auf K Cacheblöcke abgebildet werden (Auswahl)



Vollassoziativer Cache: kann irgendeinen Cacheblock wählen, gibt keine Index mehr

Schreibalternativen


Zurückschreiben (Write back): Prozessor schreibt nur in Cache: falls dieser Block ersetzt werden muss, wird zuerst noch der neue Block in d. Hauptspeicher geladen

- Dirty Bit zeig an, ob Block zurückkopiert werden muss
- Cache und HS können über lange Zeit inkonsistent sein

Durchgängiges Schreiben (Write through): bei jedem Schreibvorgang wird auch der Hauptspeicher geändert

- benützt Pufferspeicher, damit Cache noch sinnvoll Voraussetzung:

mittlere Speicherrate < 1/Hautpspeicher Schreibzykluszeit



Leistungsberechnung

 $CPU_Zeit = (CPU_Instruktionszyklen + CPU_Wartezyklen) * Taktperiode$

$$\textit{CPU_Wartezyklen} = \begin{pmatrix} \frac{Speicherinstruktionen}{Programm} * \textit{Miss_Rate} \\ + \frac{Instruktionen}{Programm} * \frac{\textit{Miss_}}{Instruktion} \end{pmatrix} * \frac{\textit{Miss_Strafe}}{Taktperiode}$$


Cache-Ebenen

L1: klein, schnell, möglichst kleine Hit-Time

L2: grösser & langsamer, behandelt Misses von L1 möglichst kleine Miss Rate, damit kein HS-Zugriff

L3: findet sich vor allem in Multicore-Prozessoren

Cache Kohärenz




- Erweiterung des Statusbits jeder Zeile
- Zusätzliche Cache-Controller für Cache-Protokoll
- Snoop tag: Duplizierte Adressen-Tags und Status-Bits vermeidet Zugriffskonflikte zw. CPU und Controller

Appendix

MIPS-Verfeinerung (ohne j-Instruktion) start NPC = PC + 4____ IR = Mem[PC] A = Reg[IR[25...21]]B = Reg[IR[20...16]] (Op(IR) == 'beq') Zero = (A==B) (Op(IR) == 'R')ALUOut = ALU(A,B,ALUMap(IR))Target = NPC + ... (SignExt(IR[15...0]) << 2) (Op(IR) == 'Iw')ALUOut = A + SignExt(IR[15...0]) (Zero == false || (Op(IR) == 'sw') Op(IR) != 'beq') ~ ALUOut = A + SignExt(IR[15...0]) PC = NPC MemOut=Mem[ALUOut] (Zero == true && Mem[ALUOut]=B Op(IR) == 'beq') PC = Target Reg[IR[20...16]]=MemOut Reg[IR[15...11]] = ALUOut ETH TIR


Pipelining-Kontrollpfad




MIPS Instruction Set

Category	Instruction	Example	Meaning		Comments
add		add \$s1,\$s2,\$s3	\$s1 = \$s2 + \$s3		Three register operands
Arithmetic	subtract	sub \$s1.\$s2.\$s3	\$s1 = \$s2 -	\$s3	Three register operands
	add immediate	addi \$s1,\$s2,20	\$s1 = \$s2 +	20	Used to add constants
Data transfer	load word	lw \$s1,20(\$s2)	\$s1 = Memo	ry[\$s2 + 20]	Word from memory to register
	store word	sw \$s1,20(\$s2)	Memory[\$s2	+ 20] = \$s1	Word from register to memory
	load half	1h \$s1,20(\$s2)	\$s1 = Memo	ry[\$s2 + 20]	Halfword memory to register
	load half unsigned	1hu \$s1,20(\$s2)	\$s1 = Memo	ry[\$s2 + 20]	Halfword memory to register
	store half	sh \$s1,20(\$s2)	Memory[\$s2 + 20] = \$s1		Halfword register to memory
	load byte	1b \$s1,20(\$s2)	\$s1 = Memory[\$s2 + 20]		Byte from memory to register
	load byte unsigned	1bu \$s1,20(\$s2)	\$s1 = Memory[\$s2 + 20]		Byte from memory to register
	store byte	sb \$s1,20(\$s2)	Memory[\$s2	+ 20] = \$s1	Byte from register to memory
	load linked word	11 \$s1,20(\$s2)	\$s1 = Memo	ry[\$s2 + 20]	Load word as 1st half of atomic swap
	store condition, word	sc \$s1.20(\$s2)	Memory(\$s2+20]=\$s1:\$s1=0 or 1		Store word as 2nd half of atomic swap
	load upper immed.	lui \$s1.20	\$s1 = 20 *	216	Loads constant in upper 16 bits
	and	and \$s1,\$s2,\$s3	\$s1 = \$s2 8	\$\$3	Three reg. operands; bit-by-bit AND
	or	or \$s1.\$s2.\$s3	\$s1 = \$s2 \$s3		Three reg. operands; bit-by-bit OR
	nor	nor \$s1.\$s2.\$s3	\$s1 = ~ (\$s2 \$s3)		Three reg. operands; bit-by-bit NOR
Logical	and immediate	andi \$s1.\$s2.20	\$s1 = \$s2 & 20		Bit-by-bit AND reg with constant
	or immediate	ori \$s1.\$s2.20	\$s1 = \$s21	20	Bit-by-bit OR reg with constant
	shift left logical	s11 \$s1.\$s2.10	\$s1 = \$s2 << 10		Shift left by constant
	shift right logical	srl \$s1.\$s2.10	\$s1 = \$s2 >> 10		Shift right by constant
	branch on equal	beg \$s1.\$s2.25	if (\$s1 == \$s2) go to		Equal test; PC-relative branch
	V200803000000000000000000000000000000000		PC + 4 + 100		
Conditional branch	branch on not equal	bne \$s1.\$s2.25	if (\$s1!= \$s2) go to PC + 4 + 100		Not equal test; PC-relative
	set on less than	slt \$s1,\$s2,\$s3	if (\$s2 < \$s3) \$s1 = 1; else \$s1 = 0		Compare less than; for beq, bne
	set on less than unsigned	sltu \$s1,\$s2,\$s3	if (\$s2 < \$s3) \$s1 = 1; else \$s1 = 0		Compare less than unsigned
	set less than immediate	slti \$s1,\$s2,20	if (\$s2 < 20) \$s1 = 1; else \$s1 = 0		Compare less than constant
	set less than immediate unsigned			\$s1 = 1;	Compare less than constant unsigned
jump		j 2500	go to 10000		Jump to target address
Unconditional	jump register	jr \$ra	go to \$ra		For switch, procedure return
jump	jump and link	jal 2500	\$ra = PC + 4; go to 10000		For procedure call
Adv. Shift srlv srlv srav		R Shift Arithm. Rigl R Shift Logic. Left V R Shift Logic. Right R Shift Arith. Right	/ar. Var.	R[rd] = R[rs] >>> shamt R[rd] = R[rs] << R[rt] R[rd] = R[rs] >> R[rt] R[rd] = R[rs] >>> R[rt]	
Decode	blt	P Branch Less Than		if (R[rs] < R[rt]) PC = PC	
Pseudo-	bgt ble	P Branch Greater T P Branch Less Than			
Branching	ble P Branch Less Than bge P Branch Greater Th				
Move	move	P Move / Copy	nun or eq.	R[rd] = R[rs]	- T - Station and
	div	.V R Divide		Lo = R[rs] / R[rt]; Hi = R[i	1 % P[++]
	divu			Lo = R[rs] / R[rt]; Hi = R[i Lo = R[rs] / R[rt]; Hi = R[i	
Adv. Math	mult	R Multiply	{Hi, Lo} = R[rs] * R[rt]		-4
	multu	R Multiply Unsigne			
Spez	mfhi/mflo mfc0/mtc0	R Move From Hi / I		R[rd] = Hi / R[rd] R[rd] = CR[rs] / CR[rs	

Einzeltakt-Datenpfad



Einzeltakt-Kontrollpfad



Kontroll-Pfad Instruktionen

- ▶ Beschreibung der "Forwarding"-Funktion
 - Notation: MEM/WB.RegisterRd

Pipeline Register MEM/WB Feld mit dem Namen Register Rd

 Weiterleiten eines Datums aus dem EX/MEM-Register, das heisst eines vorherigen ALU-Operanden (Beispiel der "Forwarding"-Funktion für R-Instruktionen):

```
if ( EX/MEM.RegWrite = 1 and
        EX/MEM.RegisterRd != 0 and
        EX/MEM.RegisterRd = ID/EX.RegisterRs)
{ForwardA = '10';}
if ( EX/MEM.RegWrite = 1 and
        EX/MEM.RegisterRd != 0 and
        EX/MEM.RegisterRd = ID/EX.RegisterRt)
{ForwardB = '10';}
```

Beschreibung der "Forwarding"-Funktion

 Weiterleiten eines Datums aus dem MEM/WB-Register, das heisst eines vergangenen ALU-Operanden (Beispiel der "Forwarding"-Funktion für R-Instruktionen):

Cache-Kohärenz: Write invalidate/ Write through

