


centec

盛科 交换芯片

X-PIPE

版本 R1.0

日期 2018-11-08



版权所有 © 盛科网络(苏州)有限公司。保留一切权利。

未经盛科网络(苏州)有限公司书面许可,任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部, 并不得以任何形式和任何方法传播。

Centec

盛科商标,服务标志和其他盛科标志均为盛科网络(苏州)有限公司拥有商标。盛科交换机系列产品和芯片 系列产品的标志均为盛科网络(苏州)有限公司商标或注册商标。未经盛科书面授权,不允许使用这些标志。 本文档提及的其他所有商标和商业名称,由各自的所有人拥有。

注意

您购买的产品、服务或特性等应受盛科网络商业合同和条款的约束,本文档中描述的全部或部分产品、服务 或特性可能不在您的购买或使用范围之内。除非合同另有约定,本公司对本文档内容不做任何明示或默示的 声明或保证。

由于产品版本升级或其他原因,本文档内容会不定期进行更新。除非另有约定,本文档仅作为使用指导,本 m.comon 2019/1/14 from 文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

盛科网络(苏州)有限公司

地址 江苏省苏州市工业园区星汉街 5 号 (腾飞新苏工业坊) B 幢 4 楼 13/16 单元

电话 86-512-62885358

传真 86-512-62885870

网址 http://www.centecnetworks.com

邮箱 support@centecnetworks.com



内容目录

1 概述	6
1.1 名词介绍	6
1.2 概要介绍	6
1.3 技术简介	6
2 芯片实现及技术原理	10
2.1 芯片寄存器简介	10
2.2 X-PIPE 技术原理	10
2.2.1 X-PIPE 原理概述	10
2.2.2 X-PIPE 芯片实现原理	11
3 SDK Support	14
1.1 名词介绍	



图形目录

图 1-1 X-PIPE 框架与报文格式示意图		7
图 1-2 以太网报文格式示意图	- C	7
图 1-3 X-PIPE 报文优先级划分示意图	, (S. ⁾	8
图 2-1 X-PIPE 与芯片架构示意图	1	1
图 2-2 X-PIPE 接收方向处理原理示意图	1	2
图 2-3 X-PIPE 发送方向处理原理示意图	1	3
图 1-1 X-PIPE 框架与报文格式示意图		



修订记录

日期	版本号	说明

Down Loaded By wurning you raise corn. com on 2019 11 11 4 from Centect etworks com



1.1 名词介绍

X-PIPE:确定性低时延硬管道技术

1.2 概要介绍

From Centernetworks.com 由于以太网的 Best-effort 设计, 这意味着客户端可以平等的访问数据, 任何客户端都不 会被给予优先的数据访问权。如果过多的客户端同时在单一通路上尝试访问数据,则会 导致通信以及服务器响应延时。

起源于工业自动化环境中的 TSN 技术,在 IEEE802.1 标准框架下,基于特定应用需求 制定一组 "子标准", 旨在为以太网协议建立通用的时间敏感机制, 以确保网络数据传 输的时间确定性,并广泛用于各种不同的应用中,包括音频/视频、汽车、移动网络基站 与能源生产等领域。

X-PIPE 技术吸收了 TSM 硬管道的技术优点,在芯片内部实现了多个硬管道,并根据数 据流的特征区分优先级,使得不同优先级的报文在不同的管道内转发,优先保证高优先 级的业务的时延和抖动,可以极大的提高用户体验。

1.3 技术简介

X-PIPE 技术介绍:

在 IEEE802.1 的协议标准框架定义了以太网数据传输的时间敏感机制, 为标准以太网增 加了确定性和可靠性,以确保以太网能够为关键数据的传输提供稳定一致的服务级别。






图1-1 X-PIPE 框架与报文格式示意图

由于 X-PIPE 技术是在 IEEE802.1 标准框架下,X-PIPE 技术是在以太网通讯协议模型 中的 Layer 2 层,也就是数据链路层的协议标准。因为 X PIPE 是一套协议标准而不是 一种协议,所以 X-PIPE 是为以太网协议的 MAC 层提供一套通用的时间敏感机制,既 确保了以太网数据通信时间确定性,同时又为不同协议网络之间的互通提供了可能性。

X-PIPE 报文优先级与以太网报文格式:

1. 以太网报文



图1-2 以太网报文格式示意图

如上图所示为以太网报文结构,报文起始部分是7字节的前导码(Preamble), 1字节 帧开始符(SFD),后面紧跟着的是 MAC Header 和 IP header,报文尾部是 4 的字节 冗余校验码(FCS)。连续的以太网报文之间是 12 字节的帧间距(IFG)。



2. X-PIPE 报文优先级划分




图1-3 X-PIPE 报文优先级划分示意图

如上图所示为 IEEE 802.3br 中定义的 MAC Merge Packet (mPacket) 报文结构,也可以简单的理解为 TSN 报文,其中 SMD (Start mPacket Delimiter) 标识该报文类型是 Express Packet, Preemption Packet 等。当报文类型是 Express Packet 时, SM D-E 字段与以太网报文中的 SFD 字段数值相同。

IEEE 802.3br 中定义的报文类型及对应的前导码描述如下:

Packet Type	Notation	Frame count	Value
Verify packet	SMD-V		0x07
Respond packet	SMD-R		0x19
Express packet	SMD-E		0xD5
Preemptable	SMD-S0	0	0xE6
packet start	SMD-S1	1	0x4C
	SMD-S2	2	0x7F
	SMD-S3	3	0xB3
Continuation fragment	SMD-C0	0	0x61
	SMD-C1	1	0x52
	SMD-C2	2	0x9E



SMD-C3 3 0x2A

Down Lodged By withing you research to the contract of the con



2 芯片实现及技术原理

2.1 芯片寄存器简介

		1/0
Register	Field	Description
QWriteGuaranteeCtl		Cente
	glbGuaranteeEn	表示该报文转发是否使能 X-PIPE
	mode	表示使能 TSN 模式或 X-PIPE 模式
	array[63:0].destGuaranteeChannel(5,0)	标识该报文转发目 Channel
	srcGuaranteeEn(83,0)	表示源 Channel 是否使能 X-PIPE
NetRxCtl	or	
	portSplitEn	表示MACRX模块上送的报文是否根据优
	arn.	先级映射到不同的端口
NetTxPortSplitEnCtl		
	portSplitEn	表示 MACTX 模块发送的报文是否根据优
	THIS CONTRACTOR OF THE PARTY OF	先级映射到不同的端口
DsFwd	. Milno	
	destMap	标识报文转发出口信息,用于索引到
	BY	DsDestMap.
	nextHopPtr	用于索引到 DsNexthop 获取报文出口编辑信息.
	Y	


2.2 X-PIPE 技术原理

2.2.1 X-PIPE 原理概述

X-PIPE 芯片架构及整体流程

X-PIPE 与芯片架构的关系如下图所示:





芯片采用多个硬管道机制分别处理 X-PIPE 高优先级报文和普通以太网报文。相对于普 通报文, X-PIPE 高优先级转发报文处理的优先级更高, 芯片会优先转发高优先级硬管

当芯片接收到报文,在 MACRX 模块根据前导码进行 X-PIPE 报文的识别和报文的优先 级设置,完成处理后将报文送入 NETTX 模块,该模块用于数据缓存和组装,并将不同 PIPE 中的报文转发到 IPE 模块进行后续处理。上图中的 PIPE 1 用于转发高优先级的 X-PIPE 报文, PIPE 0 用于转发普通以太网报文。无论是 X-PIPE 转发报文或者其他报 文、都会将 Channel ID (与入端口关联) 送往 IPE 模块。

在 BSR 模块,根据 Channel ID 和优先级进行报文入 Queue 处理和出 Queue 处理,不 同优先级的 PIPE 之间采用 SP 调度,保证高优先级的 X-PIPE 高优先级硬管道转发报 文的转发。

在 EPE 模块,根据下一跳转发信息完成报文编辑处理后,将报文发送到 NETTX, 等待 调度送到 MACTX 模块来编辑 X-PIPE 转发报文或者普通报文的前导码,并最终转发出 去。

2.2.2 X-PIPE 芯片实现原理

X-PIPE 报文的芯片处理流程可以拆解成两部分:接收方向的处理,发送方向的处理。






图2-2 X-PIPE 接收方向处理原理示意图

芯片 MACRX 模块接收到报文,会根据前导码识别 X-PIPE 高优先级转发报文和普通报文。如果是 X-PIPE 高优先级转发报文,就将 Priority 置为 1;如果是普通报文,就将 Priority 置为 0。在完成 MAC 模块处理后,报文被转发到 NETRX 模块进行下一步处理。

芯片 NETRX 模块接收到报文,会根据 MAC ID 和 Priority 将报文映射到不同的 port, 再根据 port 与 channel mapping 关系,将 X-PIPE 转发报文和普通报文映射到不同的 channel 中,最终从 NETRX 发送到 IPE 模块时会携带不同的 srcChannel。

芯片 IPE 模块接收到报文,查找转发表项,查找结果对应的转发信息包含 destMap,该字段用于指导报文的转发出口,并将该报文转发到芯片 BSR 模块。

芯片 BufStore 模块位置对应在芯片架构示意图中的 BSR。在 BufStore 模块,会根据不同的 Channel 中报文的不同 Priority 来划分 SubChannel,该 Channel ID 也用于指导 X-PIPE 高优先级转发报文的转发处理,同时还会将该报文存入 PacketBuffer。

具体实现描述如下:

当寄存器 QWriteGuaranteeCtl 的 glbGuaranteeEn 字段为 1 时,表示芯片使能 X-PIPE 功能。

芯片支持通过寄存器 QWriteGuaranteeCtl 的 mode 字段来控制选择不同模式。当 mode 字段为 0 时,表示 X-PIPE 转发模式;当 mode 字段为 1 时,表示 X-PIPE 模式。

芯片支持基于 Channel 来使能对应端口的 X-PIPE 转发功能。入方向 Channel 由芯片接收报文的 Priority 和入端口决定 出方向 Channel 由 IPE 转发表项查找结果出的 destMap



决定。在 BSR 模块由该字段索引到的寄存器 DsDestMap 的 destId 字段来得到出方向 Channel ID。寄存器 QWriteGuaranteeCtl 的 srcGuaranteeEn 字段用于判断入方向 Channel 是否使能 X-PIPE 转发功能。在 X-PIPE 转发模式下,会根据报文入方向 Channel 判断 X-PIPE 转发是否使能 法 X-PIPE 模式下,会根据报文 QoS 模块的 Priority 和 Color 判断是否使能。

只有入方向 Channel 和出方向 Channel 都使能 X-PIPE 转发的情况下,X-PIPE 转发报文会根据寄存器 QWriteGuaranteeCtl 的 destGuaranteeChannel 字段来更新 Channel ID,该 Channel 用于指导 X-PIPE 高优先级转发报文进行优先转发。

发送方向:




图2-3 X-PIPE 发送方向处理原理示意图

芯片 BufRetrv 模块在接收到 Dequeue 处理后的报文,将报文保存到当前 Channel 对应的 FIFO 队列中。同一个 Channel 对应的 FIFO 队列基于 Priority 作 SP 调度;不同 Channel 的相同 Priority 对应的 FIFO 队列作 WRR 调度。

芯片 EPE 模块根据下一跳的转发信息编辑报文, 完成处理后将报文转发到 NETTX 模块。

NETTX 模块接收到报文后, 芯片支持将不同 Channel 的报文转发到相同的 MAC 模块。 高优先级对应的 Channel 中的报文优先转发。

芯片 MACTX 模块接收到报文后,根据 Priority 判断是 X-PIPE 高优先级转发报文还是普通报文、并选择不同的前导码、最终将报文转发出去。



3 SDK Support

Down Loaded By muring you raise conn. Con Down Loaded By muring you raise conn.