4η Εργαστηριακή Άσκηση

ΑΝΑΓΝΩΡΙΣΗ ΠΡΑΞΕΩΝ ΓΙΑ ΣΧΕΔΙΑΣΗ ΜΙΑΣ ΑΡΙΘΜΟΜΗΧΑΝΗΣ

Ομάδα LAB20332061

ΛΑΜΠΡΙΑΝΗ ΤΣΑΠΑΝΟΥ 2014030015

ΑΝΑΣΤΑΣΙΟΣ ΜΠΟΚΑΛΙΔΗΣ 2014030069

Σκοπός εργαστηριακής άσκησης

Σκοπός του 4^{ou} εργαστηρίου ήταν να επεκτείνουμε την λειτουργικότητα του 3^{ou} εργαστηρίου έτσι ώσε να υποστηρίζονται 7 λογικές και αριθμητικές πράξεις (Push, Pop, Sub, Unary Sub, Εναλλαγη και Reset) μόνο με 4 πλήκτρα. Αυτό θα επιτευχθεί μέσω του BTN2 το οποιό λειτουργεί σαν mode, δηλαδή σαν μετάβαση σε διαφορετικό menu. Πλέον στα LED του 7-segment display θα απεικονίζεται η πρηροφορία Empty, Full, Overflow, Add, Sub, Unary Sub, Εναλλαγή καθώς και σε ποιο mode βρισκόμαστε εκείνη την χρονική στιγμή (Ε, F, OVF, A, S, U, [], 1 και 2). Σε αυτό το εργαστήριο θα επιτευχθεί μόνο η λειτουργικότητα του menu και όχι των αντίστοιχων επιλογών αυτού.

Προεργασία - Περιγραφή

Το κύκλωμά μας αποτελείται από τα παρακάτω υποκυκλώματα:


- Την στοίβα (Stack) με μνήμη πλάτους 8-bit και μήκους 32-bit, η οποία μπορεί να αποθηκεύσει μέχρι και 31 στοιχεία. Υλοποιήθηκε αυτόματα μέσω του Xilinx Core Generator
- **5-bit Counter** (μετρητή) όπου χρειάζεται για το TOS και το TOS-1 (έναν counter για το καθένα). Τον υλοποιήσαμε σε structural μορφή. Για την υλοποίηση του counter χρησιμοποιήθηκαν **MUX 4:1** οι οποίες υλοποιήθηκαν μέσω της χρήσης **MUX 2:1**.
- Τον συγκριτή (**Comparator**). Οι 2 comparator του κυκλώματός μας έλεγχαν αν η στοίβα μας βρικόταν σε κατάσταση Empty ή Full.
- Την FSM2 οπού διαβάζει το input του BTN2 (mode) και αλλάζει το mode που βρισκόμαστε και έχει ως έξοδο 00 για mode_0, 01 για mode_1 και 10 για mode_2.
- Την FSM1 η οποία δέχεται ως είσοδο την έξοδο της FSM2, το output του BTN1
 (λειτουργία ανάλογα το mode), BTN3 (reset) καθώς και την κατάσταση που
 βρίσκεται εκείνη την στιγμή η στοίβα μας (Empty, Full) από τις εξόδους των
 comparator. Έτσι ελέγχει σε ποια λειτουργία θα μεταβούμε ελέγχοντας τις εισόδους
 των counter.
- Το entity του **SSD** όπου αποτελείται από:

To control_path: ssd_counter, ssd_comparator, ssd_fsm
To data_path: ssd_encoder, ssd_decoder, ssd_mux


Η συνολική υλοποίηση και τη σύνδεδη των προηγουμένων υποκυκλωμάτων έγινε στον κώδικα του Top Level.

Παρακάτω παρατίθενται τα διαγράμματα των κυκλωμάτων που υλοποιήθηκαν:


MUX 2:1 και **MUX 4:1**




Comparator




Counter (structural)




Fsm1




Fsm2



SSD και FSM_SSD



Top Level



Ο κώδικας για MUX 2:1 και MUX 4:1, comparator και counter χρησιμοποιήθηκαν πανομοιοτύπως από το προηγούμενο εργαστήριο.


Κυματομορφές-Προσομοίωση

Fms1




Στην κυματομορφή υπάρχουν κάποια κόκκινα ΧΧ. Δεν είναι κάτι λάθος αλλά εμείς μέσω του κώδικα μας επιλέξαμε να δείχνει έτσι. Είναι το σήμα όπου δείχνει τι πράξη κάνουμε ανάλογα με το mode που βρισκόμαστε.


Fsm2



Top level



Τα ΧΧ κόκκινα σε αυτήν την κυματομορφή είναι τα ίδια με αυτά που προανέφερα στην FSM 1. Αυτή είναι μια εικόνα που δείχνει στο σύνολο το TOP LEVEL μας.



Σε αυτήν την εικόνα αλλάξαμε το χρώμα σε μπλε τα σήματα που θέλουμε να τονίσουμε. Είναι τα σήματα των LED και των AN του SSD. Δηλαδή όταν βρισκόμαστε σε ένα mode και πατήσουμε ένα BTN τι θα εμφανίζεται στα SSD-LED και ποιο SSD-AN θα είναι ενεργοποιημένο.

Κώδικας

Παραθέτουμε τα σημαντικότερα σημεία του κώδικά μας.

FSM_1

```
entity FSM_1 is
             Port ( CLK : in STD_LOGIC;

Reset : in STD_LOGIC;

BTN0 : in STD_LOGIC;

BTN1 : in STD_LOGIC;

BTN1 : in STD_LOGIC;

Full_Stack : in STD_LOGIC;

Empty_Stack : in STD_LOGIC;

Mode : in STD_LOGIC_VECTOR(1 downto 0);

CounterEnable : out STD_LOGIC;

UpDown : out STD_LOGIC;

Output : out STD_LOGIC VECTOR(1 downto 0); --praksi

CounterRet : out STD_LOGIC;

We : out STD_LOGIC VECTOR(0 downto 0);

Ovf_Stack : out STD_LOGIC);

i FSM_1;
 40
41
42
  43
       end FSM_1;
       architecture Behavioral of FSM 1 is
       type state_type is (state_0,state_Push,state_Push1,state_Pop,state_Ovf,state_Add,state_Sub,state_USub,state_Change);
signal state_next, state: state_type;
  52
 53
54
  55
        fsm_comb: process(state, state_next, BTN0, BTN1, Empty_Stack, Full_Stack, Mode)
  58
             case state is
                  when state_0=> We<="0";
  61
 62
63
64
                                          CounterEnable<='0':
                                          UpDown<='0';
Ovf_Stack<='0';
                                         Ovf_Stack<='0';
Output<="XX";
If(BTNO='1' AND Full_Stack='0' AND Mode="00") then state_next<=state_Push;
elsif(BTN1 ='1' AND Empty_Stack='0' AND Mode="00") then state_next<=state_Pop;
elsif(BTN0='1' AND Full_Stack='1' AND Mode="00") then state_next<=state_Pop;
elsif(BTN0='1' AND Mode="01") then state_next<=state_Add;
elsif(BTN1='1' AND Mode="01") then state_next<=state_Add;
elsif(BTN1='1' AND Mode="01") then state_next<=state_USub;
elsif(BTN1='1' AND Mode="10") then state_next<=state_USub;
elsif(BTN1='1' AND Mode="10") then state_next<=state_Change;
else state_next<=state_0;
end if;
 65
66
67
68
69
70
71
72
73
74
75
76
                     when state_Push1=> state_next<=state_0;</pre>
  77
  78
                                                        CounterEnable<='1';
  79
                                                        UpDown<='1';
                                                        Ovf_Stack<='0';
We<="0";</pre>
  80
  81
                                                        Output<="XX";
  82
  83
  84
                     when state_Push=> state_next<=state_Push1;
  85
                                                        CounterEnable<='0';
                                                        UpDown<='1';
  86
                                                        We<="1";
  87
                                                        Ovf_Stack<='0';
  88
  89
                                                        Output<="XX";
  90
                      when state_Pop=> state_next<=state_0;</pre>
  91
  92
                                                      CounterEnable<='1';
  93
                                                      UpDown<='0';
  94
                                                      We<="0":
                                                      Ovf Stack<='0';
  95
                                                      Output<="XX";
  96
  97
  98
                     when state_Ovf=> Ovf_Stack<='1';
  99
                                                      We<="0";
                                                       CounterEnable<='0':
100
                                                       UpDown<='0';
101
                                                       state_next<=state_Ovf;
102
103
                                                      Output<="XX";
104
                      when state_Add=> We<="0";
105
106
                                                      CounterEnable<='0';
                                                       UpDown<='0';
107
                                                      Ovf_Stack<='0';
108
                                                      Output <= "00";
109
                                                      state_next<=state_0;
110
111
112
                      when state_Sub=> We<="0";
113
                                                      CounterEnable<='0';
                                                      UpDown<='0';
114
                                                       Ovf Stack<='0';
115
116
                                                       Output <= "01";
                                                       state_next<=state_0;
118
```

```
when state_Usub=> We<="0";
119
                                CounterEnable<='0';
120
                                UpDown<='0';
121
                                Ovf_Stack<='0';
Output <= "10";
122
123
                                state_next<=state_0;
124
125
            when state_Change=> We<="0";
126
                                  CounterEnable<='0';
127
                                  UpDown<='0';
128
                                  Ovf Stack<='0';
129
                                  Output <= "11";
130
                                  state_next<=state_0;
131
132
            when others=> state_next<=state_0;
    Ovf_Stack<='0';
    We<="0";</pre>
133
134
135
                            CounterEnable<='0';
136
                            UpDown<='0';
137
                            Output<="XX";
138
139
140 end case;
      end process fsm_comb;
141
142
143 fsm_synch: process(Reset, CLK)
144
      begin
         if (Reset='1') then state <= state_0;</pre>
145
                         CounterRst<='1';
146
         elsif (rising_edge(CLK)) then state <= state_next;</pre>
147
                                         CounterRst<='0';
148
         end if:
149
150 end process fsm_synch;
151
152
153 end Behavioral;
```

```
32 entity FSM 2 is
      Port ( BTN2 : in STD LOGIC;
                CLK : in STD LOGIC;
 34
                MODE : out STD LOGIC VECTOR (1 downto 0));
 35
 36 end FSM 2;
  37
 38 architecture Behavioral of FSM 2 is
 39
 40 type state type is (state 0, state 1, state 2); --mode0->2
 41 signal state_next, state: state_type;
 42
  43 begin
  44
  45 fsm change : process(state, state next)
 46 begin
 47
           case state is
  48
           when state_0 => MODE<="00";
 49
                           state_next<=state_1;
 50
  51
           when state_1 => MODE<="01";
 52
                           state next<=state 2;
 53
 54
 55
          when state 2 => MODE<="10";
 56
                         state next<=state 0;
 57
           when others => MODE<="00";
  58
  59
                         state next<=state 0;
  60 end case;
  61 end process fsm change;
  63 fsm true : process(BTN2, state next, CLK)
  64 begin
       if (rising edge (Clk)) then
  65
           if (BTN2='1') then state <= state next;
  66
           else state <= state;</pre>
  67
           end if;
 68
 69
        else state <= state;
        end if;
 70
  71 end process fsm true;
  72
  73
  74
 75 end Behavioral;
```