2^η Εργαστηριακή Άσκηση

ΕΞΟΙΚΕΙΩΣΗ ΜΕ ΤΗ ΓΛΩΣΣΑ ΠΕΡΙΓΡΑΦΗΣ ΥΛΙΚΟΥ VHDL KAI THN ΙΕΡΑΡΧΙΚΗ ΣΧΕΔΙΑΣΗ (STRUCTURAL VHDL) 3/3/2017

Ομάδα LAB20332061

ΛΔΜΠΡΙΔ	ΝΗ ΤΣΔΓ	ΙΔΝΟΥ	2014030015
//MIVILIE IA	NINITI I ZAI	IMIVUI	エロエサ ロコロロエコ

ΑΝΑΣΤΑΣΙΟΣ ΜΠΟΚΑΛΙΔΗΣ 2014030069

Σκοπός εργαστηριακής άσκησης

Σκοπός της $2^{n\varsigma}$ εργαστηριακής άσκησης ήταν η περαιτέρω εξοικείωση με την γλώσσα VHDL, μέσω της σχεδίασης ενός 4-bit Carry Look Ahead Adder και μίας μηχανής πεπερασμένων καταστάσεων (FSM).

10 Κύκλωμα

Προεργασία - Περιγραφή

Στο κύκλωμα αυτό μας έχει ζητηθεί να κατασκευάσουμε έναν 4-bit Carry Look Ahead Adder με ιεραρχική σχεδίαση.

O adder των τεσσάρων bit αποτελείται από τρεις διαφορετικές μονάδες που θα συνδέονται κατάλληλα μεταξύ τους:

• Carry Generate/Propagate Unit

Εξισώσειςπουθαυλοποιηθούν:

Pi= Ai XOR Bi (Propagate)

Gi= Ai AND Bi (Generate)

Carry LookAheadUnit

Φέρνουμε τις εξισώσεις που μας δώθηκαν σε μια απλούστερη μορφή:

C0=G0+P0*Cin

C1=G1+P1*G0+P1*P0*Cin =>C1=G1+P1*C0

C2=G2+P2*G1+P2*P1*G0+P2*P1*P0*Cin => C2=G2+P2*C1

C3 = G3 + P3*G2 + P3*P2*G1 + P3*P2*P1*G0 + P3*P2*P1*P0*Cin = > C3 = G3 + P3*C2


Sum Unit

Εξισώσεις που θα υλοποιηθούν:

Si = A XOR B XOR C (Sum)

Διάγραμμα

Καταλήγουμε στο παρακάτω διάγραμμα:



Κυματομορφές-Προσομοίωση

Για το 1° κύκλωμα δημιουργήσαμε 4 παραδείγματα εισόδων:

- Πρόσθεση 5+3 με Cin=0 και αποτέλεσμα το 8 και Cout=0 (ή 0101+0011=1000)
- Πρόσθεση 9+4 με Cin=1 και αποτέλεσμα το 14 και Cout=0 (ή 1001+0100=1110)
- Πρόσθεση 2+13 με Cin=0 και αποτέλεσμα το 15 και Cout=0 (ή 0010+1101=1111)
- Πρόσθεση 7+13 με Cin=0 και αποτέλεσμα το 20 και Cout=1 (ή 0111+1101=10100)



Κώδικας

Carry Generate/Propagate Unit (CPG):

```
20 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
21
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC STD.ALL;
26
     -- Uncomment the following library declaration if instantiating
27
28 -- any Xilinx primitives in this code.
29
    --library UNISIM;
30 --use UNISIM.VComponents.all;
31
32 entity CPG is
33
        Port ( A : in STD LOGIC VECTOR (3 downto 0);
                B: in STD_LOGIC_VECTOR (3 downto 0);
P: out STD_LOGIC_VECTOR (3 downto 0);
G: out STD_LOGIC_VECTOR (3 downto 0));
34
35
36
37 end CPG;
38
    architecture Behavioral of CPG is
39
40
41 begin
42
43 P(0) \le A(0) \times OR B(0);
44 P(1) <= A(1) XOR B(1);
    P(2) <= A(2) XOR B(2);
45
46 P(3) <= A(3) XOR B(3);
47
48 G(0) <= A(0) AND B(0);
49 G(1) <= A(1) AND B(1);
50 G(2) <= A(2) AND B(2);
    G(3) \le A(3) AND B(3);
51
52
53 end Behavioral;
```

Carry Look Ahead Unit (CLA):

```
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC_STD.ALL;
26
27 -- Uncomment the following library declaration if instantiating
28 -- any Xilinx primitives in this code.
29 --library UNISIM;
30 --use UNISIM.VComponents.all;
31
32 entity CLA is
      Port ( P : in STD_LOGIC_VECTOR (3 downto 0);
    G : in STD_LOGIC_VECTOR (3 downto 0);
    Cin : in STD_LOGIC;
    C : out STD_LOGIC_VECTOR (2 downto 0);
    Cout : out STD_LOGIC);
33
34
36
38 end CLA;
39
40 architecture Behavioral of CLA is
42 begin
46 Cout <= G(3) OR (P(3) AND G(2)) OR (P(3) AND P(2) AND G(1)) OR (P(3) AND P(2) AND P(1) AND P(0) AND Cin);
```

Sum Unit (SUM):

```
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC_STD.ALL;
26
   -- Uncomment the following library declaration if instantiating
27
28 -- any Xilinx primitives in this code.
29 -- library UNISIM;
30 --use UNISIM.VComponents.all;
31
32
   entity SUM is
     33
34
              Cin : in STD_LOGIC;
35
              S : out STD LOGIC VECTOR (3 downto 0));
36
37 end SUM;
38
39 architecture Behavioral of SUM is
40
41 begin
42
   S(0) \leftarrow P(0) XOR Cin;
43
44 S(1) <= P(1) XOR C(0);
45 S(2) <= P(2) XOR C(1);
46 S(3) <= P(3) XOR C(2);
47
48 end Behavioral;
49
50
```

4-bit Carry Look Ahead Adder:

```
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
    -- Uncomment the following library declaration if using
23
24 -- arithmetic functions with Signed or Unsigned values
    --use IEEE.NUMERIC STD.ALL;
25
26
    -- Uncomment the following library declaration if instantiating
27
    -- any Xilinx primitives in this code.
28
    --library UNISIM;
29
30 --use UNISIM.VComponents.all;
31
    entity CLA_4bit_ADDER is
32
        Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
    B : in STD_LOGIC_VECTOR (3 downto 0);
    Cin : in STD_LOGIC;
33
34
35
                  S : out STD_LOGIC_VECTOR (3 downto 0);
C3 : out STD_LOGIC);
36
37
38 end CLA_4bit_ADDER;
39
    architecture Behavioral of CLA 4bit ADDER is
40
41
42
    component CPG
Port ( A : in STD_LOGIC_VECTOR (3 downto 0);

B : in STD_LOGIC_VECTOR (3 downto 0);

P : out STD_LOGIC_VECTOR (3 downto 0);
```


```
G : out STD_LOGIC_VECTOR (3 downto 0));
47
    end component;
48
49
   component CLA
   Port ( P : in STD_LOGIC_VECTOR (3 downto 0);
50
               G : in STD_LOGIC_VECTOR (3 downto 0);
51
               Cin : in STD_LOGIC;
C : out STD_LOGIC_VECTOR (2 downto 0);
52
53
              Cout : out STD_LOGIC);
54
55 end component;
56
57
   component SUM
   58
59
60
61
62 end component;
63
64 signal G_signal:std_logic_vector(3 downto 0);
   signal P signal:std logic vector(3 downto 0);
signal C_signal:std_logic_vector(2 downto 0);
65
66
67
68 begin
69
   CPG_unit: CPG
70 port map ( A=>A,
              B=>B,
71
              P=>P_signal,
72
              G=>G_signal);
73
74
   CLA_unit: CLA
75
   port map ( P=>P_signal,
76
              G=>G signal,
77
78
              Cin=>Cin.
              C=>C signal,
79
              Cout=>C3);
80
81
82 SUM unit: SUM
83 port map ( P=>P signal,
              C=>C signal,
84
              Cin=>Cin,
85
              S=>S);
86
87
   end Behavioral;
88
89
90
```

20 Κύκλωμα

Προεργασία - Περιγραφή

Στο δεύτερο κύκλωμα μα ζητήθηκε μια FSM, 3 καταστάσεων (A, B, C). Σε κάθε μια κατάσταση θα ανάβουν διαφορετικά LEDs με αποτέλεσμα να αντιλαμβανόμαστε σε ποια κατάσταση βρισκόμαστε. Για την υλοποίηση του προγράμματος χρειαστήκαμε διάφορες εντολές όπως IF-THEN ELSE, PROCESS.

Οι καταστάσεις της FSM που μας ζητήθηκε φαίνονται παρακάτω:



Πίνακας 4: Σχηματική παρουσίαση της FSM

ΚΑΤΑΣΤΑΣΗ/ΕΙΣΟΔΟΙ	IN0=1	IN1=1	IN2=1	RESET=1
Α	В	С	Α	Α
В	С	Α	В	Α
С	Α	В	С	Α

Έξοδοι ανά κατάσταση (LEDs):

A = "11111111"

B = "11000011"


C = "00111100"

Στην αρχή του προγράμματος κάνουμε RESET ώστε να είμαστε σίγουροι ότι ξεκινάμε από την κατάσταση Α.

Κυματομορφές-Προσομοίωση

Για το Test bench του $2^{\circ \circ}$ κυκλώματος εφαρμόσαμε τις εξής εναλλαγές: Αρχικά RESET οπότε αρχικοποιούμε στην κατάσταση Α. Έπειτα:

- ΙΝ2=1 (μένει κατάσταση Α)
- IN0=1 (πάει κατάσταση Β)
- IN2=1 (μένει κατάσταση Β)
- ΙΝΟ=1 (πάει κατάσταση C)
- IN2=1 (μένει κατάσταση C)
- IN1=1 (πάει κατάσταση Β)
- IN2=1 (μένει κατάσταση Β)
- IN1=1 (πάει κατάσταση Α)
- ΙΝ2=1 (μένει κατάσταση Α)



Παρατηρούμε ότι οι έξοδοι συμπίπτουν με την κατάσταση στην οποία πρέπει να βρίσκεται.

Κώδικας

```
19
  20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
  22
      -- Uncomment the following library declaration if using
  24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC_STD.ALL;
  26
  27 -- Uncomment the following library declaration if instantiating
  28
      -- any Xilinx primitives in this code.
      --library UNISIM;
  29
  30 --use UNISIM.VComponents.all;
  31
  32 entity fsm is
          Port ( RST : in STD_LOGIC;
  33
                  CLK : in STD LOGIC;
  34
                  INO : in STD_LOGIC;
IN1 : in STD_LOGIC;
IN2 : in STD_LOGIC;
  35
  36
  37
                  LED : out STD LOGIC VECTOR (7 downto 0));
  38
  39 end fsm;
  40
  41 architecture Behavioral of fsm is
  42
  43 TYPE State IS (A,B,C);
44 Signal fsm_state : State;
  45
  46 begin
  47
  48 state change : process
  49 begin
  50
  51 wait until CLK' event and CLK='1';
  52
  53 if RST='1' then fsm state <= A;</pre>
  54 else
  55 case fsm state is
          when A => if (INO='1') then fsm state <= B;
  56
                     elsif (IN1='1') then fsm_state <= C;</pre>
  57
  58
                     elsif (IN2='1') then fsm_state <= A;
                     end if:
  59
          when B => if (INO='1') then fsm_state <= C;
  60
                     elsif (IN1='1') then fsm state <= A;
  61
                     elsif (IN2='1') then fsm_state <= B;
  62
  63
                     end if;
          when C => if (INO='1') then fsm state <= A;
  64
                     elsif (IN1='1') then fsm_state <= B;
  65
                     elsif (IN2='1') then fsm_state <= C;</pre>
  66
                     end if:
  67
  68 end case;
     end if;
  69
  70 end process state_change;
  71
     state output : process (fsm state)
  72
  73 begin
  74
           case fsm_state is
           when A => LED <= "111111111";
  75
           when B => LED <= "11000011":
  76
  77
           when C => LED <= "00111100";
  78 end case;
  79 end process state_output;
  80
  81 end Behavioral;
  82
  83
```

Total FSM:

89

90

LED => LED);

```
20 library IEEE;
21
   use IEEE.STD LOGIC 1164.ALL;
23
    -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 -- use IEEE.NUMERIC STD.ALL;
26
27 -- Uncomment the following library declaration if instantiating
28
   -- any Xilinx primitives in this code.
29 -- library UNISIM;
30 -- use UNISIM. VComponents.all;
31
32 entity FINAL_FSM is
33
       Port ( CLOCK : in STD_LOGIC;
               RESET : in STD_LOGIC;
34
               IN0 : in STD_LOGIC;
IN1 : in STD_LOGIC;
35
36
               IN2 : in STD_LOGIC;
LED : out STD_LOGIC_VECTOR (7 downto 0));
37
38
39 end FINAL_FSM;
40
41 architecture Behavioral of FINAL FSM is
42
43 component singlepulsegen is
      Port (clk : in std_logic; rst : in std_logic;
44
45
46
               input : in std_logic;
               output : out std logic
47
              ):
48
   end component;
49
50
51
   component fsm is
      Port ( RST : in STD_LOGIC;
52
53
               CLK : in STD LOGIC;
               INO : in STD LOGIC;
54
               IN1 : in STD_LOGIC;
IN2 : in STD_LOGIC;
55
56
              LED : out STD_LOGIC_VECTOR (7 downto 0));
57
58
   end component;
59
60 signal signal 1 : std logic;
61 signal signal 2 : std logic;
62 signal signal 3 : std logic;
63
64 begin
65
66 singlepulsegen_1_instance: singlepulsegen
67 port map(clk => CLOCK,
            rst => RESET,
68
             input => INO,
69
             output => signal_1);
70
71
72 singlepulsegen_2_instance: singlepulsegen
73 port map(clk => CLOCK,
             rst => RESET,
74
             input => IN1,
75
             output => signal_2);
76
77
78 singlepulsegen_3_instance: singlepulsegen
79
   port map(clk => CLOCK,
            rst => RESET,
80
             input => IN2,
81
             output => signal 3);
82
83
84 fsm_instance : fsm
85 port map (RST => RESET,
             CLK => CLOCK,
86
             INO => signal_1,
87
             IN1 => signal 2,
88
            IN2 => signal_3,
```

Συμπεράσματα

Καταλήγοντας, σε αυτό το εργαστήριο κατανοήσαμε την λειτουργία της FSM και τον τρόπο με τον οποίο αλλάζουν οι καταστάσεις χρησιμοποιώντας την case. Επίσης χρησιμοποιήσαμε τον έτοιμο κώδικα που μας δώθηκε για Single Pulse Generator και τον αξιοποιήσαμε μέσω των instances που δημιουργήσαμε.