### 3η Εργαστηριακή Άσκηση

# ΔΗΜΙΟΥΡΓΙΑ ΜΙΑΣ POST-INCREMENT ,PRE-DECREMENT ΣΤΟΙΒΑΣ ΣΕ VHDL

Ομάδα LAB20332061

ΛΑΜΠΡΙΑΝΗ ΤΣΑΠΑΝΟΥ 2014030015

ΑΝΑΣΤΑΣΙΟΣ ΜΠΟΚΑΛΙΔΗΣ 2014030069

### Σκοπός εργαστηριακής άσκησης

Σκοπός του  $3^{ou}$  εργαστηρίου ήταν περαιτέρω εξοικείωση με την γλώσσα VHDL καθώς και η εξοικείωση σχετικά με τις διαφορές μεταξύ της behavioral και structural μορφής. Σε αυτό το εργαστήριο σχεδιάσαμε ένα ολοκληρωμένο κύκλωμα το οποίο υλοποιεί την βασική λειτουργικότητα μιας **post-increment, pre-decrement** στοίβας. Το κύκλωμα μας εκτελεί τις απλές λειτουργίες **push** και **pop** της στοίβας. Στα LED του board θα απεικονίζεται σε δυαδική μορφή το στοιχείο του TOS(Top Of Stack)ενώ στα 7-segment display θα απεικονίζεται η πληροφορία Empty, Full ή Overflow (E, F ή OVF) ανάλογα με την κατάσταση της στοίβας μας εκείνη την χρονική στιγμή.

### Προεργασία - Περιγραφή

Το κύκλωμά μας αποτελείται από τα παρακάτω υποκυκλώματα:


- Την στοίβα (**Stack**) με μνήμη πλάτους 8-bit και μήκους 32-bit, η οποία μπορεί να αποθηκεύσει μέχρι και 31 στοιχεία. Υλοποιήθηκε αυτόματα μέσω του Xilinx Core Generator
- 5-bit Counter (μετρητή) όπου χρειάζεται για το TOS και το TOS-1 (έναν counter για το καθένα). Τον υλοποιήσαμε σε structural μορφή. Για την υλοποίηση του counter χρησιμοποιήθηκαν **MUX 4:1** οι οποίοι υλοποιήθηκαν μέσω της χρήσης **MUX 2:1**.
- Τον συγκριτή (**Comparator**). Οι 2 comparator του κυκλώματός μας έλεγχαν αν η στοίβα μας βρικόταν σε κατάσταση Empty ή Full.
- Την FSM οπού διαβάζει το output του reset, push και pop καθώς και την κατάσταση που βρίσκεται εκείνη την στιγμή η στοίβα μας (Empty, Full) από τις εξόδους των comparator και ελέγχει τις εισόδους των counter.
- Το entity του SSD όπου αποτελείται από:

To control\_path: ssd\_counter, ssd\_comparator, ssd\_fsm
To data path: ssd encoder, ssd decoder, ssd mux


Η συνολική υλοποίηση και τη σύνδεδη των προηγουμένων υποκυκλωμάτων έγινε στον κώδικα του Top Level.

Παρακάτω παρατίθενται τα διαγράμματα των κυκλωμάτων που υλοποιήθηκαν:


MUX 2:1 και MUX 4:1




### Comparator




# Counter (structural)




Fsm




 $\textbf{SSD} \; \kappa\alpha\iota \; \textbf{FSM\_SSD}$ 



**Top Level** 



## Κυματομορφές-Προσομοίωση



Στην παραπάνω κυματομορφή του **Top Level** παρατηρούμε την συμπεριφορά του κυκλώματός μας στις λειτουργείες reset, push και pop. Το datain είναι τα στοιχεία που κάνουμε push μέσω των switches. Το dataout είναι το τελευταίο στοιχείο που βάζουμε στην στοίβα μας. Το  $ssd_led$  είναι το ποια led είναι αναμένα στα  $ssd_led$  είναι αναμένο.

### Κώδικας

Παραθέτουμε τα σημαντικότερα σημεία του κώδικά μας.

### Comparator

```
32 entity Comparator is
      Port ( A : in STD_LOGIC_VECTOR (4 downto 0);

B : in STD_LOGIC_VECTOR (4 downto 0);
  33
  34
                  C : out STD_LOGIC);
  35
  36 end Comparator;
  38 architecture Structural of Comparator is
  39
  40 Component AND_gate is
  41 Port ( A : in STD_LOGIC;
42 B : in STD_LOGIC;
43 C : in STD_LOGIC;
            D: in STD_LOGIC;
E: in STD_LOGIC;
  44
  45
  46
            F : out STD_LOGIC
  47
  48
     end Component;
  49
  50 Component XNOR_gate is
  51 Port(A: in std_logic;
52 B: in std_logic;
            C : out std logic
  53
           );
  54
  55 end Component;
  57 signal s: std_logic_vector(4 downto 0);
  58
  59 begin
  60
  61 XNOR_1: XNOR_gate
      port map( A=>A(0),
  62
                       B=>B(0),
  63
                        C=>s(0)
  64
  65
     XNOR_2: XNOR_gate
  66
      port map( A=>A(1),
                    B=>B(1),
C=>s(1)
  68
  69
  70
            );
  71
 72 XNOR_3: XNOR_gate
      port map( A=>A(2),
 73
                    B=>B(2),
C=>s(2)
  74
  75
  76
  78 XNOR_4: XNOR_gate
     port map( A=>A(3),
  79
                     B=>B(3),
C=>s(3)
 80
 81
            );
 82
  83
  84 XNOR_5: XNOR_gate
     port map( A=>A(4),
  85
  86
                     B=>B(4),
                       C=>s(4)
  87
 88
            );
  89
  90 AND_EQUAL: AND_gate
       port map( A=>s(0),
  92
                           B = > s(1),
                           C=>s(2),
  93
                           D=>s(3),
  94
                           E=>s(4),
 95
                           F=>C
 96
 99 end Structural;
 100
101
```

```
34 entity FSM 1 is
        Port ( CLK : in STD LOGIC;
 35
               Reset : in STD_LOGIC;
Push : in STD_LOGIC;
 36
 37
                Pop : in STD_LOGIC;
 38
 39
                Full_Stack : in STD_LOGIC;
                Empty Stack : in STD LOGIC;
 40
                CounterEnable : out STD_LOGIC;
 41
                UpDown : out STD_LOGIC;
 42
                CounterRst : out STD LOGIC;
 43
 44
                We : out STD_LOGIC_VECTOR(0 downto 0);
                Ovf Stack : out STD LOGIC);
 45
 46 end FSM 1;
 47
 48 architecture Behavioral of FSM_1 is
 49
 50 signal x : std_logic_vector(4 downto 0);
 51
 52 type state_type is (state_0, state_Push, state_Push1, state_Pop, state_Ovf);
 53 signal state_next, state: state_type;
 54
 55 begin
 56
 57 fsm comb: process(state, state next, Push, Pop, Empty Stack, Full Stack)
 58 begin
 59
        case state is
 60
           when state 0=> We<="0";
 61
                          CounterEnable<='0';
 62
                          If(Push='1' AND Full_Stack='0') then state_next<=state_Push;</pre>
 63
                          elsif(Pop ='1') then if(Empty_Stack='0') then state_next<=state_Pop;</pre>
 64
 65
                                                else state_next<=state_0;</pre>
                                                end if;
 66
 67
                          else state_next<=state_Ovf;</pre>
                          end if:
 68
 69
 70
           when state_Push=> state_next<=state_Push1;
 71
                             CounterEnable<='1';
                             UpDown<='1';
 72
 73
           when state_Push1=> state_next<=state_0;
 74
 75
                             CounterEnable<='0';
 76
                             We<="1";
77
 77
 78
            when state_Pop=> state_next<=state_0;
                              CounterEnable<='1';
 79
                              UpDown<='0';
 80
 81
            when state_Ovf=> Ovf_Stack<='1';
 82
                              state_next<=state_Ovf;
 83
 84
           when others=> state_next<=state_0;
 85
 86
 87
    end case;
 88 end process fsm_comb;
 89
 90 fsm synch: process(Reset, CLK)
 91
    begin
        if (Reset='1') then state <= state 0;</pre>
 92
                        CounterRst<='1';
 93
 94
         elsif (rising edge(CLK)) then state <= state next;</pre>
                                        CounterRst<='0';
 95
 96
        end if:
 97 end process fsm synch;
 98
 99
100 end Behavioral;
101
102
```

#### **Counter (structural)**

```
entity Counter 5bit is
32
         Port ( CLK : in STD_LOGIC;
33
                     CERT: IN STD_LOGIC;
EN: in STD_LOGIC;
UpDown: in STD_LOGIC;
Output: out STD_LOGIC_VECTOR (4 downto 0));
34
35
36
37
38
     end Counter_5bit;
39
40 architecture Structural of Counter_5bit is
41
412 signal s: std_logic_vector(4 downto 0);
43 signal a: std_logic_vector(4 downto 0);
44 signal b: std_logic_vector(4 downto 0);
45 signal W: std_logic_vector(4 downto 0);
46 signal v: std_logic;
47
48 Component MUX 4x2 is
     Port ( INO : in STD_LOGIC;
IN1 : in STD_LOGIC;
49
51
                IN2 : in STD_LOGIC;
               IN3 : in STD_LOGIC;
C : in STD_LOGIC_VECTOR(1 downto 0);
Output : out STD_LOGIC
52
53
54
55
     end Component;
57
     58
59
60
              D: in STD_LOGIC;
Q: out STD_LOGIC
61
62
63
             );
64 end Component;
65
66
68 process
69
70 begin
71
72
     if RST='1' then
        W<="000000":
73
74 end if;
75
76 wait until(CLK' EVENT AND CLK = '1');
```

```
76 wait until(CLK' EVENT AND CLK = '1');
78 end process;
81 Output<=b;
DO: D_FF
port map ( CLK=>CLK,
                RST=>RST,
91
              Q=>b(0)
);
              D=>a(0),
96 D1: D_FF
97
98 port:
        port map ( CLK=>CLK,
                RST=>RST,
D=>a(1),
100
                Q=>b(1)
101
  D2: D_FF
port map ( CLK=>CLK,
105
106
              RST=>RST,
D=>a(2),
107
108
109
110
111 D3: D_FF
        port map ( CLK=>CLK,
114
                Q=>b(3)
115
```

```
118 D4: D FF
          port map ( CLK=>CLK,
 119
 120
                     RST=>RST,
 121
                     D=>a(4),
                     Q=>b(4)
 122
 123
 124
 125 MUX0: MUX 4x2
           port map ( IN0=>b(0),
 126
 127
                      IN1=>(NOT b(0)),
                      IN2=>W(0),
 128
                      IN3=>W(0),
 129
 130
                      C(1) => v,
                      C(0) => s(0),
 131
                     Output=>a(0)
 132
 133
                     );
 134
 135 MUX1: MUX 4x2
         port map ( INO=>b(1),
 136
                      IN1=>(NOT b(1)),
 137
 138
                      IN2=>W(1),
 139
                      IN3=>W(1),
 140
                      C(1) => v,
 141
                      C(0) => s(1),
                     Output=>a(1)
 142
                     );
 143
 144
 145 MUX2: MUX 4x2
      port map ( IN0=>b(2),
 146
                      IN1=>(NOT b(2)),
 147
 148
                      IN2=>W(2),
 149
                      IN3=>W(2),
                      C(1) => v,
 150
                      C(0) => s(2),
 151
 152
                      Output=>a(2)
 153
                     );
154
154
 155 MUX3: MUX_4x2
            port map ( IN0=>b(3),
 156
                        IN1=>(NOT b(3)),
 157
                        IN2=>W(3),
 158
                        IN3=>W(3),
 159
                        C(1) => v,
 160
                        C(0) => s(3),
 161
 162
                        Output=>a(3)
 163
                        );
 164
 165 MUX4: MUX_4x2
 166 port map ( IN0=>b(4),
                         IN1=>(NOT b(4)),
 167
                         IN2=>W(4),
 168
 169
                        IN3=>W(4),
 170
                        C(1) => v,
 171
                        C(0) => s(4),
 172
                        Output=>a(4)
 173
                        );
 174
 175 end Structural;
```