

2^η Εργαστηριακή Άσκηση
ΕΞΟΙΚΕΙΩΣΗ ΜΕ ΤΗ ΓΛΩΣΣΑ ΠΕΡΙΓΡΑΦΗΣ ΥΛΙΚΟΥ VHDL ΚΑΙ ΤΗΝ
ΙΕΡΑΡΧΙΚΗ ΣΧΕΔΙΑΣΗ (STRUCTURAL VHDL)
3/3/2017

Ομάδα LAB20332061

ΛΑΜΠΡΙΑΝΗ ΤΣΑΠΑΝΟΥ 2014030015

ΑΝΑΣΤΑΣΙΟΣ ΜΠΟΚΑΛΙΔΗΣ 2014030069

Σκοπός εργαστηριακής άσκησης

Σκοπός της 2^{ης} εργαστηριακής άσκησης ήταν η περαιτέρω εξοικείωση με την γλώσσα VHDL, μέσω της σχεδίασης ενός 4-bit Carry Look Ahead Adder και μίας μηχανής πεπερασμένων καταστάσεων (FSM).

1^ο Κύκλωμα**Προεργασία – Περιγραφή**

Στο κύκλωμα αυτό μας έχει ζητηθεί να κατασκευάσουμε έναν 4-bit Carry Look Ahead Adder με ιεραρχική σχεδίαση.

Ο adder των τεσσάρων bit αποτελείται από τρεις διαφορετικές μονάδες που θα συνδέονται κατάλληλα μεταξύ τους:

- **Carry Generate/Propagate Unit**

Εξισώσεις που θα υλοποιηθούν:

 $P_i = A_i \text{ XOR } B_i$ (Propagate) $G_i = A_i \text{ AND } B_i$ (Generate)

- **Carry LookAheadUnit**

Φέρνουμε τις εξισώσεις που μας δώθηκαν σε μια απλούστερη μορφή:

 $C_0 = G_0 + P_0 * C_{in}$ $C_1 = G_1 + P_1 * G_0 + P_1 * P_0 * C_{in} \Rightarrow C_1 = G_1 + P_1 * C_0$ $C_2 = G_2 + P_2 * G_1 + P_2 * P_1 * G_0 + P_2 * P_1 * P_0 * C_{in} \Rightarrow C_2 = G_2 + P_2 * C_1$ $C_3 = G_3 + P_3 * G_2 + P_3 * P_2 * G_1 + P_3 * P_2 * P_1 * G_0 + P_3 * P_2 * P_1 * P_0 * C_{in} \Rightarrow C_3 = G_3 + P_3 * C_2$


- **Sum Unit**

Εξισώσεις που θα υλοποιηθούν:

 $S_i = A_i \text{ XOR } B_i \text{ XOR } C_i$ (Sum)

Διάγραμμα


Καταλήγουμε στο παρακάτω διάγραμμα:



Κυματομορφές-Προσομοίωση

Για το 1^ο κύκλωμα δημιουργήσαμε 4 παραδείγματα εισόδων:

- Πρόσθεση **5+3 με Cin=0** και αποτέλεσμα το 8 και Cout=0
(ή 0101+0011=1000)
- Πρόσθεση **9+4 με Cin=1** και αποτέλεσμα το 14 και Cout=0
(ή 1001+0100=1101)
- Πρόσθεση **2+13 με Cin=0** και αποτέλεσμα το 15 και Cout=0
(ή 0010+1101=1111)
- Πρόσθεση **7+13 με Cin=0** και αποτέλεσμα το 20 και Cout=1
(ή 0111+1101=10100)



Κώδικας

Carry Generate/Propagate Unit (CPG):

```
19 -----
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC_STD.ALL;
26
27 -- Uncomment the following library declaration if instantiating
28 -- any Xilinx primitives in this code.
29 --library UNISIM;
30 --use UNISIM.VComponents.all;
31
32 entity CPG is
33     Port ( A : in  STD_LOGIC_VECTOR (3 downto 0);
34           B : in  STD_LOGIC_VECTOR (3 downto 0);
35           P : out STD_LOGIC_VECTOR (3 downto 0);
36           G : out STD_LOGIC_VECTOR (3 downto 0));
37 end CPG;
38
39 architecture Behavioral of CPG is
40
41 begin
42
43 P(0) <= A(0) XOR B(0);
44 P(1) <= A(1) XOR B(1);
45 P(2) <= A(2) XOR B(2);
46 P(3) <= A(3) XOR B(3);
47
48 G(0) <= A(0) AND B(0);
49 G(1) <= A(1) AND B(1);
50 G(2) <= A(2) AND B(2);
51 G(3) <= A(3) AND B(3);
52
53 end Behavioral;
```

Carry Look Ahead Unit (CLA):

```
19 -----
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC_STD.ALL;
26
27 -- Uncomment the following library declaration if instantiating
28 -- any Xilinx primitives in this code.
29 --library UNISIM;
30 --use UNISIM.VComponents.all;
31
32 entity CLA is
33     Port ( P : in  STD_LOGIC_VECTOR (3 downto 0);
34           G : in  STD_LOGIC_VECTOR (3 downto 0);
35           Cin : in  STD_LOGIC;
36           C : out STD_LOGIC_VECTOR (2 downto 0);
37           Cout : out STD_LOGIC);
38 end CLA;
39
40 architecture Behavioral of CLA is
41
42 begin
43     C(0) <= G(0) OR (P(0) AND Cin);
44     C(1) <= G(1) OR (P(1) AND G(0)) OR (P(1) AND P(0) AND Cin);
45     C(2) <= G(2) OR (P(2) AND G(1)) OR (P(2) AND P(1) AND G(0)) OR (P(2) AND P(1) AND P(0) AND Cin);
46     Cout <= G(3) OR (P(3) AND G(2)) OR (P(3) AND P(2) AND G(1)) OR (P(3) AND P(2) AND P(1) AND P(0) AND Cin);
47
48 end Behavioral;
```

Sum Unit (SUM):

```
19 -----
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC_STD.ALL;
26
27 -- Uncomment the following library declaration if instantiating
28 -- any Xilinx primitives in this code.
29 --library UNISIM;
30 --use UNISIM.VComponents.all;
31
32 entity SUM is
33     Port ( P : in  STD_LOGIC_VECTOR (3 downto 0);
34           C : in  STD_LOGIC_VECTOR (2 downto 0);
35           Cin : in  STD_LOGIC;
36           S : out STD_LOGIC_VECTOR (3 downto 0));
37 end SUM;
38
39 architecture Behavioral of SUM is
40
41 begin
42
43     S(0) <= P(0) XOR Cin;
44     S(1) <= P(1) XOR C(0);
45     S(2) <= P(2) XOR C(1);
46     S(3) <= P(3) XOR C(2);
47
48 end Behavioral;
49
50
```

4-bit Carry Look Ahead Adder:

```

19
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC_STD.ALL;
26
27 -- Uncomment the following library declaration if instantiating
28 -- any Xilinx primitives in this code.
29 --library UNISIM;
30 --use UNISIM.VComponents.all;
31
32 entity CLA_4bit_ADDER is
33     Port ( A : in  STD_LOGIC_VECTOR (3 downto 0);
34           B : in  STD_LOGIC_VECTOR (3 downto 0);
35           Cin : in  STD_LOGIC;
36           S : out  STD_LOGIC_VECTOR (3 downto 0);
37           C3 : out  STD_LOGIC);
38 end CLA_4bit_ADDER;
39
40 architecture Behavioral of CLA_4bit_ADDER is
41
42 component CPG
43 Port ( A : in  STD_LOGIC_VECTOR (3 downto 0);
44       B : in  STD_LOGIC_VECTOR (3 downto 0);
45       P : out  STD_LOGIC_VECTOR (3 downto 0);

```

```

46      G : out  STD_LOGIC_VECTOR (3 downto 0));
47 end component;
48
49 component CLA
50 Port ( P : in  STD_LOGIC_VECTOR (3 downto 0);
51       G : in  STD_LOGIC_VECTOR (3 downto 0);
52       Cin : in  STD_LOGIC;
53       C : out  STD_LOGIC_VECTOR (2 downto 0);
54       Cout : out  STD_LOGIC);
55 end component;
56
57 component SUM
58 Port ( P : in  STD_LOGIC_VECTOR (3 downto 0);
59       C : in  STD_LOGIC_VECTOR (2 downto 0);
60       Cin : in  STD_LOGIC;
61       S : out  STD_LOGIC_VECTOR (3 downto 0));
62 end component;
63
64 signal G_signal:std_logic_vector(3 downto 0);
65 signal P_signal:std_logic_vector(3 downto 0);
66 signal C_signal:std_logic_vector(2 downto 0);
67
68 begin
69   CPG_unit: CPG
70   port map( A=>A,
71            B=>B,
72            P=>P_signal,
73            G=>G_signal);
74
75   CLA_unit: CLA
76   port map( P=>P_signal,
77            G=>G_signal,
78            Cin=>Cin,
79            C=>C_signal,
80            Cout=>C3);
81
82   SUM_unit: SUM
83   port map( P=>P_signal,
84            C=>C_signal,
85            Cin=>Cin,
86            S=>S);
87
88 end Behavioral;
89
90


```

2ο Κύκλωμα

Προεργασία – Περιγραφή

Στο δεύτερο κύκλωμα μα ζητήθηκε μια FSM, 3 καταστάσεων (A, B, C). Σε κάθε μια κατάσταση θα ανάβουν διαφορετικά LEDs με αποτέλεσμα να αντιλαμβανόμαστε σε ποια κατάσταση βρισκόμαστε. Για την υλοποίηση του προγράμματος χρειαστήκαμε διάφορες εντολές όπως IF-THEN ELSE, PROCESS.

Οι καταστάσεις της FSM που μας ζητήθηκε φαίνονται παρακάτω:



Πίνακας 4: Σχηματική παρουσίαση της FSM

ΚΑΤΑΣΤΑΣΗ/ΕΙΣΟΔΟΙ	IN0=1	IN1=1	IN2=1	RESET=1
A	B	C	A	A
B	C	A	B	A
C	A	B	C	A

Έξοδοι ανά κατάσταση (LEDs):

A = "1111111"

B = "11000011"

C = "00111100"


Στην αρχή του προγράμματος κάνουμε RESET ώστε να είμαστε σίγουροι ότι ξεκινάμε από την κατάσταση A.

Κυματομορφές-Προσομοίωση

Για το Test bench του 2^{ου} κυκλώματος εφαρμόσαμε τις εξής εναλλαγές:

Αρχικά RESET οπότε αρχικοποιούμε στην κατάσταση A. Έπειτα:

- IN2=1 (μένει κατάσταση A)
- IN0=1 (πάει κατάσταση B)
- IN2=1 (μένει κατάσταση B)
- IN0=1 (πάει κατάσταση C)
- IN2=1 (μένει κατάσταση C)
- IN1=1 (πάει κατάσταση B)
- IN2=1 (μένει κατάσταση B)
- IN1=1 (πάει κατάσταση A)
- IN2=1 (μένει κατάσταση A)



Παρατηρούμε ότι οι έξοδοι συμπίπτουν με την κατάσταση στην οποία πρέπει να βρίσκεται.

Κώδικας

```
19 -----
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC_STD.ALL;
26
27 -- Uncomment the following library declaration if instantiating
28 -- any Xilinx primitives in this code.
29 --library UNISIM;
30 --use UNISIM.VComponents.all;
31
32 entity fsm is
33     Port ( RST : in  STD_LOGIC;
34           CLK : in  STD_LOGIC;
35           IN0 : in  STD_LOGIC;
36           IN1 : in  STD_LOGIC;
37           IN2 : in  STD_LOGIC;
38           LED : out STD_LOGIC_VECTOR (7 downto 0));
39 end fsm;
40
41 architecture Behavioral of fsm is
42
43     TYPE State IS (A,B,C);
44     Signal fsm_state : State;
45
46 begin
47
48     state_change : process
49     begin
50
51         wait until CLK' event and CLK='1';
52
53         if RST='1' then fsm_state <= A;
54         else
55             case fsm_state is
56                 when A => if (IN0='1') then fsm_state <= B;
57                           elsif (IN1='1') then fsm_state <= C;
58                           elsif (IN2='1') then fsm_state <= A;
59                           end if;
60                 when B => if (IN0='1') then fsm_state <= C;
61                           elsif (IN1='1') then fsm_state <= A;
62                           elsif (IN2='1') then fsm_state <= B;
63                           end if;
64                 when C => if (IN0='1') then fsm_state <= A;
65                           elsif (IN1='1') then fsm_state <= B;
66                           elsif (IN2='1') then fsm_state <= C;
67                           end if;
68             end case;
69         end if;
70     end process state_change;
71
72     state_output : process (fsm_state)
73     begin
74         case fsm_state is
75             when A => LED <= "11111111";
76             when B => LED <= "11000011";
77             when C => LED <= "00111100";
78         end case;
79     end process state_output;
80
81 end Behavioral;
82
83
```


Total FSM:

```
19 -----
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC_STD.ALL;
26
27 -- Uncomment the following library declaration if instantiating
28 -- any Xilinx primitives in this code.
29 --library UNISIM;
30 --use UNISIM.VComponents.all;
31
32 entity FINAL_FSM is
33     Port ( CLOCK : in  STD_LOGIC;
34           RESET : in  STD_LOGIC;
35           IN0   : in  STD_LOGIC;
36           IN1   : in  STD_LOGIC;
37           IN2   : in  STD_LOGIC;
38           LED   : out STD_LOGIC_VECTOR (7 downto 0));
39 end FINAL_FSM;
40
41 architecture Behavioral of FINAL_FSM is
42
43     component singlepulsegen is
44         Port ( clk      : in std_logic;
45               rst      : in std_logic;
46               input    : in std_logic;
47               output   : out std_logic
48             );
49     end component;
50
51     component fsm is
52         Port ( RST : in  STD_LOGIC;
53               CLK : in  STD_LOGIC;
54               IN0 : in  STD_LOGIC;
55               IN1 : in  STD_LOGIC;
56               IN2 : in  STD_LOGIC;
57               LED : out STD_LOGIC_VECTOR (7 downto 0));
58     end component;
59
60     signal signal_1 : std_logic;
61     signal signal_2 : std_logic;
62     signal signal_3 : std_logic;
63
64     begin
65
66     singlepulsegen_1_instance: singlepulsegen
67     port map(clk => CLOCK,
68             rst => RESET,
69             input => IN0,
70             output => signal_1);
71
72     singlepulsegen_2_instance: singlepulsegen
73     port map(clk => CLOCK,
74             rst => RESET,
75             input => IN1,
76             output => signal_2);
77
78     singlepulsegen_3_instance: singlepulsegen
79     port map(clk => CLOCK,
80             rst => RESET,
81             input => IN2,
82             output => signal_3);
83
84     fsm_instance : fsm
85     port map(RST => RESET,
86             CLK => CLOCK,
87             IN0 => signal_1,
88             IN1 => signal_2,
89             IN2 => signal_3,
90             LED => LED);
```

Συμπεράσματα

Καταλήγοντας, σε αυτό το εργαστήριο κατανοήσαμε την λειτουργία της FSM και τον τρόπο με τον οποίο αλλάζουν οι καταστάσεις χρησιμοποιώντας την case. Επίσης χρησιμοποιήσαμε τον έτοιμο κώδικα που μας δώθηκε για Single Pulse Generator και τον αξιοποιήσαμε μέσω των instances που δημιουργήσαμε.