1^η Εργαστηριακή Άσκηση

ΕΞΟΙΚΕΙΩΣΗ ΜΕ ΤΗ ΓΛΩΣΣΑ ΠΕΡΙΓΡΑΦΗΣ ΥΛΙΚΟΥ VHDL KAI THN ΙΕΡΑΡΧΙΚΗ ΣΧΕΔΙΑΣΗ (STRUCTURAL VHDL) 3/3/2017

Ομάδα LAB20332061

ΛΑΜΠΡΙΑΝΗ ΤΣΑΠΑΝΟΥ 2014030015
ΑΝΑΣΤΑΣΙΟΣ ΜΠΟΚΑΛΙΔΗΣ 2014030069

Σκοπός εργαστηριακής άσκησης

Σκοπός της $1^{n\varsigma}$ εργαστηριακής άσκησης ήταν η πρώτη επαφή και εξοικείωση με την γλώσσα VHDL, όπως επίσης και με το εργαλείο Xilinx.


Προεργασία - Περιγραφή 1° Κύκλωμα

Το 1° κύκλωμα που μας ζητήθηκε να υλοποιήσουμε έχει 6 εισόδους (4 από τις οποίες είναι τύπου BTN) και 6 εξόδους LED. Οι τιμές που παίρνουν αυτές οι μεταβλητές φαίνονται παρακάτω:

```
    LED0 = INO AND IN1 ανΒΤΝΟ = 1
        LED0 = 0 ανΒΤΝΟ = 0
    LED1 = INO XOR IN1 ανΒΤΝ1 = 1
        LED1 = 0 αν ΒΤΝ1 = 0
    LED2 = INO NOR IN1 ανΒΤΝ2 = 1
        LED2 = 0 ανΒΤΝ2 = 0
    LED3 = NOT INO ανΒΤΝ3 = 1
        LED3 = 0 ανΒΤΝ3 = 0
    LED4 = INO
    LED5 = IN1
```

Έτσι οδηγούμαστε στο παρακάτω λογικό διάγραμμα του κυκλώματος.

Διάγραμμα



2 ο Κύκλωμα

Το 2° κύκλωμα που μας ζητήθηκε να υλοποιήσουμε έναν ημιαθροιστή (Half Adder) με την χρήση λογικών πυλών.

Half Adder

Πίνακας Αληθείας

Α	В	SUM	Cout
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Πίνακες Karnaugh

Sum:

A/B	0	1
0	0	1
1	1	0


Sum = AB' + A'B = A XOR B (Λογική Πύλη XOR)

Cout:

A/B	0	1
0	0	0
1	0	1

Cout = A * B (Λογική Πύλη <mark>AND</mark>)

Διάγραμμα Half Adder



Έπειτα υλοποιήσαμε έναν πλήρη αθροιστή (Full Adder) χρησιμοποιώντας τον ημιαθροιστή ως υποκύκλωμα.

<u>Full Adder</u>

Πίνακας Αληθείας

Α	В	Cin	Sum	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Πίνακες Karnaugh


Sum:

1
0

Cout:

CIN/AB	00	01	11	10
0	0	0	1	0
1	0	1	1	1

Διάγραμμα Full Adder




Κυματομορφές-Προσομοίωση

10 Κύκλωμα

Στο Testbench για το 1° κύκλωμα εφαρμόσαμε 5 παραδείγματα:


- IN0=0, IN1=0, BTN0=1, BTN1=1, BTN2=1, BTN3=1.
- IN0=0, IN1=1, BTN0=1, BTN1=1, BTN2=1, BTN3=1.
- IN0=1, IN1=0, BTN0=1, BTN1=1, BTN2=1, BTN3=1.
- IN0=1, IN1=1, BTN0=1, BTN1=1, BTN2=1, BTN3=1.
- IN0=1, IN1=0, BTN0=0, BTN1=0, BTN2=0, BTN3=0.



20 Κύκλωμα

Στο Testbench για το 2° κύκλωμα εφαρμόσαμε 8 παραδείγματα:

•	IN0=0, IN1=0, IN2=0.	IN0=0, IN1=0, IN2=1.
•	IN0=0, IN1=1, IN2=0.	IN0=0, IN1=1, IN2=1.
•	INO=1, IN1=0, IN2=0.	IN0=1, IN1=0, IN2=1.
•	IN0=1. IN1=1. IN2=0.	IN0=1. IN1=1. IN2=1.



Συμπεράσματα

Υλοποιώντας αυτά τα απλά συνδυαστικά κυκλώματα καταφέραμε να εξοικειωθούμε με την γλώσσα VHDL, με την σχεδιαστική ροή απλών ψηφιακών συστημάτων, καθώς επίσης και με την υλοποίηση κυκλωμάτων μέσα από την ένωση components (πχ Full Adder). Μάθαμε την χρήση του εργαλείου Xilinx καθώς και τις λειτουργίες: προσομοίωση (Simulation), μετάφραση (Translation), αποτύπωση (Map), τοποθέτηση και διασύνδεση (Place and Route).

Κώδικας

10 Κύκλωμα

```
20 library IEEE;
21
   use IEEE.STD LOGIC 1164.ALL;
   -- Uncomment the following library declaration if using
23
24 -- arithmetic functions with Signed or Unsigned values
   --use IEEE.NUMERIC STD.ALL;
25
26
27
   -- Uncomment the following library declaration if instantiating
   -- any Xilinx primitives in this code.
28
   --library UNISIM;
29
   --use UNISIM.VComponents.all;
30
31
32 entity lab1_a is
     Port ( INO : in STD LOGIC;
33
34
              IN1 : in STD LOGIC;
              BTN0 : in STD LOGIC;
36
              BTN1 : in STD_LOGIC;
              BTN2 : in STD_LOGIC;
37
              BTN3 : in STD_LOGIC;
38
39
              LEDO : out STD LOGIC;
              LED1 : out STD LOGIC;
40
             LED2 : out STD LOGIC:
41
             LED3 : out STD LOGIC;
42
             LED4 : out STD LOGIC;
43
44
              LED5 : out STD LOGIC;
45
              LED6 : out STD_LOGIC;
              LED7 : out STD LOGIC);
46
47 end lab1 a;
48
   architecture Behavioral of lab1 a is
49
50
51
   begin
52
53 LEDO <= (INO AND IN1) AND BTNO;
54 LED1 <= (INO XOR IN1) AND BTN1;
55 LED2 <= (INO NOR IN1) AND BTN2;
   LED3 <= (NOT INO) AND BTN3;
56
   LED4 <= IN0;
57
58 LED5 <= IN1;
59
60 end Behavioral;
61
```

20 Κύκλωμα

Half Adder

```
19 -----
                 _____
20 library IEEE;
21 use IEEE.STD_LOGIC_1164.ALL;
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC STD.ALL;
26
27 -- Uncomment the following library declaration if instantiating
28 -- any Xilinx primitives in this code.
29 --library UNISIM;
30 --use UNISIM.VComponents.all;
31
32 entity half adder is
       Port ( INO : in STD_LOGIC; --A IN1 : in STD_LOGIC; --B
33
34
              LEDO : out STD_LOGIC; --SUM
35
              LED1 : out STD LOGIC); -- CARRY
36
37 end half_adder;
38
39 architecture Behavioral of half adder is
40
41 begin
42
43 LEDO <= INO XOR IN1;
44 LED1 <= INO AND IN1;
46 end Behavioral;
47
```

Full Adder

```
20 library IEEE;
21 use IEEE.STD LOGIC 1164.ALL;
22
23 -- Uncomment the following library declaration if using
24 -- arithmetic functions with Signed or Unsigned values
25 --use IEEE.NUMERIC STD.ALL;
26
27
   -- Uncomment the following library declaration if instantiating
28 -- any Xilinx primitives in this code.
29 -- library UNISIM;
30 -- use UNISIM. VComponents.all;
31
32 entity full adder is
        Port ( INO : in STD LOGIC;
33
               IN1 : in STD_LOGIC;
IN2 : in STD_LOGIC;
34
35
               LEDO : out STD_LOGIC;
36
37
               LED1 : out STD LOGIC);
38 end full adder;
39
40 architecture Behavioral of full_adder is
41
42 component half adder is
       Port ( INO : in STD LOGIC; -- INO=A
43
               IN1 : in STD LOGIC; -- IN1=B
44
               LEDO : out STD LOGIC; --LEDO=Sum
45
               LED1 : out STD LOGIC); --LED1=Cout
46
47
   end component ;
48
49 signal hsum, hcarry, tcarry: std logic;
50
51 begin
52
53 HA1 : half adder
             port map ( IN0=>IN0,
54
55
                        IN1=>IN1,
56
                        LED0=>hsum,
                        LED1=>hcarry);
57
58 HA2 : half adder
             port map ( IN0=>hsum,
59
60
                        IN1=>IN2, --Cin
                        LED0=>LED0,
61
62
                        LED1=>tcarry);
63
64
          LED1 <= tcarry or hcarry;
65
66 end Behavioral;
```