5^η Εργαστηριακή Άσκηση

ΓΙΑ ΣΧΕΔΙΑΣΗ ΜΙΑΣ ΑΠΛΗΣ ΑΡΙΘΜΟΜΗΧΑΝΗΣ

Ομάδα LAB20332061

ΛΑΜΠΡΙΑΝΗ ΤΣΑΠΑΝΟΥ 2014030015
ΑΝΑΣΤΑΣΙΟΣ ΜΠΟΚΑΛΙΔΗΣ 2014030069

Σκοπός εργαστηριακής άσκησης

Σκοπός του $5^{\circ \circ}$ εργαστηρίου είναι να εξελίξουμε τα 2 προηγούμενα εργαστήρια. Για την ακρίβεια σε αυτό το εργαστήριο πρέπει να υλοποιήσουμε τις λογικές πράξεις :

- Πρόσθεση αριθμών 2's complement (TOS + "TOS-1")
- Αφαίρεση αριθμών 2's complement (TOS "TOS-1")
- Μοναδιαία αφαίρεση 2's complement (unary subtraction, το TOS γίνεται -TOS)
- Εναλλαγή TOS με TOS-1 (γνωστή και σαν X<>Y)

Φυσικά για να λειτουργήσουν οι παραπάνω πράξεις, πρέπει να λειτουργούν σωστά οι προηγούμενες λειτουργίες που υλοποιήσαμε στα εργαστήρια 3,4.

Προεργασία - Περιγραφή

Το κύκλωμα μας σε αυτό το εργαστήριο αποτελείται από τα παρακάτω υποκυκλώματα:


- Την στοίβα (Stack) με μνήμη πλάτους 8-bit και μήκους 32-bit, η οποία μπορεί να αποθηκεύσει μέχρι και 31 στοιχεία. Υλοποιήθηκε αυτόματα μέσω του Xilinx Core Generator
- Τους 2 5-bit Counter (μετρητή) όπου χρειάζεται για το TOS και το TOS-1 (έναν counter για το καθένα). Τον υλοποιήσαμε σε structural μορφή. Για την υλοποίηση του counter χρησιμοποιήθηκαν MUX 4:1 οι οποίες υλοποιήθηκαν μέσω της χρήσης MUX 2:1.
- Τον συγκριτή (**Comparator**). Οι 2 comparator του κυκλώματός μας έλεγχαν αν η στοίβα μας βρικόταν σε κατάσταση Empty ή Full.
- Την **FSM2** οπού διαβάζει το input του BTN2 (mode) και αλλάζει το mode που βρισκόμαστε και έχει ως έξοδο 00 για mode_0, 01 για mode_1 και 10 για mode_2.
- Την FSM1 όπου σε αυτήν περιέχουμε όλες τις καταστάσεις για όλες τις λειτουργίες που χρειάζεται σε αυτό το εργαστήριο. Στην ουσία είναι η FSM1 που χρησιμοποιήσαμε στα προηγούμενα εργαστήρια, απλώς προσθέσαμε κάποιες έξτρα καταστάσεις. Για παράδειγμα προσθέσαμε καταστάσεις όπου ελέγχουν πότε πρέπει να ενεργοποιούνται οι καταχωρητές που αποθηκεύουν τους αριθμούς που

- χρειάζονται για τις λογικές πράξεις, καθώς επίσης και το πότε θα πρέπει να κάνει pop και push η στοίβα μας πριν ή μετά την επιτυχή ή μη επιτυχή πράξη μας.
- Τους 3 Registers μας όπου σε αυτούς αποθηκεύουμε τα στοιχεία μας από το TOS και το TOS-1 της στοίβας μας και το αποτέλεσμα του Αθροιστή/Αφαιρετή. Επίσης τον ένα register τον χρησιμοποιούμε διαφορετικά στις λειτουργίες UnarySub και TOS<>TOS-1 καθώς πρέπει να τον αρχικοποιούμε στο μηδέν.
- Τον Αθροιστή/Αφαιρετή μας ο οποίος κάνει τις πράξεις που χρειάζονται σε αυτό το εργαστήριο. Σε αυτόν προσθέσαμε και την λειτουργία που χρειάζεται στις αφαιρέσεις, δηλαδή την λειτουργία όπου μετατρέπει τον δεύτερο αριθμό στον αντίστοιχο αρνητικό του. Στην ουσία αυτή η λειτουργία είναι αυτή η οποία καθορίζει για τον αν είναι το κύκλωμα αυτό Αθροιστής ή Αφαιρετής.
- Την λειτουργία όπου ελέγχει αν μετά τις πράξεις υπάρχει overflow στο αποτέλεσμα σύμφωνα με την περιγραφή που μας δώσατε στο αντίστοιχο φροντιστήριο.
- To entity του SSD όπου αποτελείται από: To control_path: ssd_counter, ssd_comparator, ssd_fsm To data_path: ssd_encoder, ssd_decoder, ssd_mux


Η συνολική σύνδεδη των προηγουμένων υποκυκλωμάτων έγινε στον κώδικα του Top Level.

Παρακάτω παρατίθενται τα διαγράμματα των κυκλωμάτων που υλοποιήθηκαν:


Fsm1



Fsm2



Top Level




Κυματομορφές-Προσομοίωση


<u>Add</u>




<u>Sub</u>



<u>U_Sub</u>



TOS <> TOS-1



Κώδικας

CLA

CPG

```
32 entity CPG is
        Port (A: in STD_LOGIC_VECTOR (3 downto 0);
B: in STD_LOGIC_VECTOR (3 downto 0);
P: out STD_LOGIC_VECTOR (3 downto 0);
G: out STD_LOGIC_VECTOR (3 downto 0));
  33
  34
 35
 36
  37
      end CPG;
 38
 39 architecture Structural of CPG is
  40
  41 begin
  42
  43 P(0) <= A(0) XOR B(0);
  44 P(1) <= A(1) XOR B(1);
45 P(2) <= A(2) XOR B(2);
  46 P(3) <= A(3) XOR B(3);
  47
  48 G(0) <= A(0) AND B(0);
  49 G(1) <= A(1) AND B(1);
  50 G(2) <= A(2) AND B(2);
  51 G(3) <= A(3) AND B(3);
  52
 53 end Structural;
5.4
```

SUM

```
32 entity SUM is
          Port ( P : in STD_LOGIC_VECTOR (3 downto 0);
    C : in STD_LOGIC_VECTOR (2 downto 0);
33
34
                 Cin : in STD LOGIC;
35
36
                 S : out STD LOGIC VECTOR (3 downto 0));
37 end SUM;
38
39
     architecture Structural of SUM is
40
41 begin
42
43 S(0) \le P(0) XOR Cin;
44 S(1) <= P(1) XOR C(0);
45 S(2) <= P(2) XOR C(1);
46 S(3) <= P(3) XOR C(2);
47
48 end Structural;
```

CLA_4_bit_Adder

```
entity CLA 4bit ADDER is
         Port ( A : in STD LOGIC VECTOR (3 downto 0);
 33
                 B : in STD LOGIC VECTOR (3 downto 0);
 35
                Cin : in STD_LOGIC;
                 S : out STD_LOGIC_VECTOR (3 downto 0);
 36
                C3 : out STD LOGIC);
 37
 38 end CLA_4bit_ADDER;
 39
  40
     architecture Structural of CLA 4bit ADDER is
  41
  42
     component CPG
  43 Port ( A : in STD LOGIC VECTOR (3 downto 0);
                B : in STD LOGIC VECTOR (3 downto 0);
  44
                P : out STD LOGIC VECTOR (3 downto 0);
                G : out STD_LOGIC_VECTOR (3 downto 0));
  46
 47 end component;
 48
  49 component CLA
     Port ( P : in STD_LOGIC_VECTOR (3 downto 0);
  50
                 G : in STD LOGIC VECTOR (3 downto 0);
  51
                Cin : in STD LOGIC;
  52
                C : out STD LOGIC VECTOR (2 downto 0);
 53
                Cout : out STD LOGIC);
 54
 55 end component;
 57 component SUM
 58 Port ( P : in STD_LOGIC_VECTOR (3 downto 0);
                C : in STD_LOGIC_VECTOR (2 downto 0);
  59
                Cin : in STD LOGIC;
  60
                S : out STD LOGIC VECTOR (3 downto 0));
  61
  62
     end component;
  63
  64 signal G_signal:std_logic_vector(3 downto 0);
  65 signal P signal:std logic vector(3 downto 0);
  66 signal C signal:std logic vector(2 downto 0);
  67
  68 begin
  69 CPG unit: CPG
  70 port map ( A=>A,
  71
               B=>B,
  72
               P=>P signal,
               G=>G signal);
  73
 74
 75 CLA unit: CLA
 76 port map( P=>P_signal,
 77
              G=>G_signal,
 78
               Cin=>Cin,
              C=>C signal,
 79
               Cout=>C3);
 80
 81
 82 SUM unit: SUM
 83 port map ( P=>P signal,
              C=>C_signal,
 84
               Cin=>Cin,
 85
               S=>S);
 86
 87
 88 end Structural;
89
```

Οι παραπάνω εικόνες κώδικα είναι τα υποκυκλώματα του CLA που χρειάζονται για την υλοποίηση του σε structural δομή όπως μας ζητήθηκε τώρα και στο 2° εργαστήριο. Για αυτό το εργαστήριο ενώσαμε 2 CLA ώστε να έχουμε τα 8 bit που χρειαζόμασταν.

ADD_SUB Function

```
32 entity ADD_SUB is
       Port ( Praxis : in STD LOGIC VECTOR (1 downto 0);
33
                Num : in STD_LOGIC_VECTOR (7 downto 0);
F_num : out STD_LOGIC_VECTOR (7 downto 0);
34
                Mode : out STD_LOGIC);
37 end ADD_SUB;
38
39 architecture Behavioral of ADD_SUB is
40
42
43 process (Praxis, Num)
44
    begin
45
    If(Praxis="00") then F_num<=(Num XOR "00000000");
46
                          Mode<='0';
48 elsif(Praxis="01") then F_num<=(Num XOR "111111111");
                             Mode<='1';
49
50 elsif(Praxis="10") then F_num<=(Num XOR "111111111");
                             Mode<='1';
51
    else F_num<=(Num XOR "00000000");
52
53
         Mode<='0';
54
55 end if;
56 end process:
57 end Behavioral;
```

ADDER/SUBER

```
32 entity ADD SUB TOP is
         Port ( Prax : in STD LOGIC VECTOR (1 downto 0);
33
                 NUM1 : in STD_LOGIC_VECTOR (7 downto 0);
NUM2 : in STD_LOGIC_VECTOR (7 downto 0);
35
                  Carry : out STD_LOGIC;
                  Outcome1 : out STD LOGIC_VECTOR (7 downto 0));
38 end ADD_SUB_TOP;
39
    architecture Structural of ADD_SUB_TOP is
40
41
    component Final_CLA is
42
        Port (A_in : in STD_LOGIC_VECTOR (7 downto 0);
B_in : in STD_LOGIC_VECTOR (7 downto 0);
C_in : in STD_LOGIC;
Outcome : out STD_LOGIC_VECTOR (7 downto 0);
43
44
45
46
                  C_out : out STD_LOGIC);
47
48
    end component;
    component ADD SUB is
51
       Port ( Praxis : in STD_LOGIC_VECTOR (1 downto 0);
                 Num : in STD_LOGIC_VECTOR (7 downto 0);
F_num : out STD_LOGIC_VECTOR (7 downto 0);
52
53
                 Mode : out STD LOGIC);
54
55 end component;
56
    signal data : std_logic_vector(7 downto 0);
57
    signal c : std logic;
58
59
    begin
60
    CLA : Final_CLA
61
           Port map(A_in=>NUM1,
62
                        B_in=>data,
63
64
                        C_in=>c,
65
                        C out=>Carry,
66
                        Outcome=>Outcome1
67
                        );
68 A_S : ADD SUB
             Port map(Praxis=>Prax,
69
                        Num=>NUM2,
70
                        F Num=>data,
71
                        Mode=>c
72
73
   end Structural;
```

REGISTER

```
4 entity Registry is
5 Port ( D : in STD_LOGIC_VECTOR (7 downto 0);
6 Enable : in STD_LOGIC;
7 Clk : in STD_LOGIC;
8 end Registry;
10
11 architecture Behavioral of Registry is
12
12 Begin
14
15 Process
16
17 Begin
18
19 Wait until( Clk'EVENT and Clk = '1' );
20 If (Enable = '1') then
21 Q <= D;
22 End if;
23
24 End process;
25 End Behavioral;</pre>
```

OVF ADDER/SUBER (ανίχνευση)

```
acception of the control of the
```

FSM_1

```
entity FSM_1 is

Port (CLK: in STD_LOGIC;
Reset: in STD_LOGIC;
BTNO: in STD_LOGIC;
BTNO: in STD_LOGIC;
BTNO: in STD_LOGIC;
Full_Stack: in STD_LOGIC;
Full_Stack: in STD_LOGIC;
Ovf: in STD_LOGIC;
CounterEnable: out STD_LOGIC;
UpDown: out STD_LOGIC VECTOR(1 downto 0);
CounterEnable: out STD_LOGIC;
cregl: out STD_LOGIC;
cregl: out std_logic;
reg2: out std_logic;
reg2: out std_logic;
reg3: out std_logic;
reg3: out std_logic;
creg1: out std_logic;
creg2: out std_logic;
creg3: out std_logic;
creg3:
```

```
63 begin
 64
       fsm_comb: process(state, state_next, BTN0, BTN1, Empty_Stack, Full_Stack, Mode,ovf)
 65
 66
       begin
 67
           case state is
 68
                when state_0=> We<="0";
 69
 70
                                        CounterEnable<='0';
 71
72
73
                                       UpDown<='0';
Ctrl<='0';</pre>
                                        reg1<='0';
                                        reg2<='0';
                                        reg3<='0';
 75
76
                                        Ovf Stack<='0';
                                       Ovf_Stack<='0';
Output<="XXX";
If(BTN0='1' AND Full_Stack='0' AND Mode="00") then state_next<=state_Push;
elsif(BTN1='1' AND Empty_Stack='0' AND Mode="00") then state_next<=state_Pop;
elsif(BTN0='1' AND Full_Stack='1' AND Mode="00") then state_next<=state_Ovf;
elsif(BTN0='1' AND Mode="01") then state_next<=state_Add;
elsif(BTN1='1' AND Mode="01") then state_next<=state_Sub;
elsif(BTN0='1' AND Mode="10") then state_next<=state_USub;
elsif(BTN1='1' AND Mode="10") then state_next<=state_Change;
else state_next<=state_0:</pre>
 77
78
 79
80
 81
 82
 83
 84
 85
                                        else state_next<=state_0;</pre>
 86
                                        end if;
 87
 88
 89
                when state_Pushl=> state_next<=state_0;
 90
91
                                            CounterEnable<='1';
                                            UpDown<='1';
 92
                                            Ctrl<='0';
 93
                                            regl<='0';
                                            reg2<='0';
 94
95
                                            reg3<='0';
 96
                                            Ovf_Stack<='0';
 97
                                            We<="0":
                                            Ctrl<='0';
 98
 99
                                            Output<="XX";
100
                101
102
103
                                            UpDown<='1';
                                            Ctrl<='0';
104
                                            regl<='0';
105
                                            reg2<='0';
106
107
                                            reg3<='0';
108
                                            We<="1";
                                            Ctrl<='0';
109
                                            Ovf_Stack<='0';
110
111
                                            Output<="XX";
112
                113
114
115
                                           UpDown<='0';
```

```
Ctrl<='0';
116
                              regl<='0';
117
                             reg2<='0';
118
                              reg3<='0';
119
120
                              We<="0";
                              Ovf Stack<='0';
121
                              Output<="XX";
122
123
124
            when state_Ovf=> Ovf_Stack<='1';
125
                              We<="0";
126
                              CounterEnable<='0';
                              UpDown<='0';
127
                              Ctrl<='0';
128
                              reg1<='0';
129
                              reg2<='0';
130
                              reg3<='0';
131
                              state next<=state Ovf;
132
                              Output<="XX";
133
134
            when state_Add=> We<="0";
135
136
                             Ctrl<='0';
                              CounterEnable<='0';
137
                              UpDown<='0';
138
                              reg2<='0';
139
                              reg3<='0';
140
141
                              regl<='1';
                              Ovf_Stack<='0';
142
                              Output <= "00";
143
                              state_next<=state_Add_1;
144
145
146
            when state_Add_1=> We<="0";
147
                                Ctrl<='0';
                                CounterEnable<='1';
148
                                UpDown<='0';
149
                                regl<='0';
150
                                Ovf_Stack<='0';
151
152
                                reg2<='0';
                                reg3<='0';
153
                                Output <= "00";
154
                                state_next<=state_Add_2;
155
156
            when state_Add_2=> We<="0";
157
158
                                Ctrl<='0';
159
                                CounterEnable<='0';
                                UpDown<='0';
160
                                reg2<='0';
161
                                Ovf_Stack<='0';
162
163
                                Output <= "00";
164
                                regl<='0';
                                reg3<='0';
165
                                state_next<=state_Add_3;
166
167
168
            when state_Add_3=> We<="0";
169
                                Ctrl<='0';
                                CounterEnable<='0';
170
                                UpDown<='0';
171
                                reg2<='1';
172
                                reg3<='0';
173
174
                                Ovf_Stack<='0';
175
                                Output <= "00";
                                regl<='0';
176
177
                                state_next<=state_Add_4;
178
179
            when state_Add_4=> We<="0";
180
                                Ctrl<='0';
                                CounterEnable<='0';
181
                                UpDown<='0';
182
                                reg2<='0';
183
                                reg3<='1';
184
185
                                Ovf_Stack<='0';
                                Output <= "00";
186
                                regl<='0';
187
                                state_next<=state_Add_5;
188
189
190
            when state_Add_5=> if(ovf='1') then
191
                                CounterEnable<='0';
192
                                UpDown<='0';
193
```

```
UpDown<='0';
193
                                Ctrl<='0';
 194
                                regl<='0';
 195
                                reg2<='0';
 196
 197
                                reg3<='0';
                                Ovf Stack<='0';
 198
                                Output <= "XX";
 199
                                state_next<=state_0;
 200
 201
                                else
                                We<="1";
 202
                                Ctrl<='1';
 203
                                CounterEnable<='0';
 204
                                UpDown<='0';
 205
                                regl<='0';
 206
                                reg2<='0';
 207
                                reg3<='1';
 208
                                Ovf Stack<='0';
 209
                                Output <= "00";
 210
                                state_next<=state_Add_6;
 211
                                end if:
 212
 213
 214
            when state Add 6=> We<="0";
                                Ctrl<='0';
 215
                                CounterEnable<='1';
 216
                                UpDown<='1';
 217
                                regl<='0';
 218
                                reg2<='0';
 219
                                reg3<='0';
 220
 221
                                Ovf Stack<='0';
                                Output <= "00";
 222
 223
                                state_next<=state_0;
 224
 225
            when state_Sub=> We<="0";
 226
                              CounterEnable<='0';
                              UpDown<='0';
 227
                              Ctrl<='0';
 228
                              regl<='1';
 229
 230
                              Ovf Stack<='0';
 231
                              Output <= "01";
                              reg2<='0';
 232
                              reg3<='0';
 233
                              state_next<=state_Sub_1;
 234
 235
 236
            when state_Sub_1=> We<="0";
                                Ctrl<='0';
 237
                                CounterEnable<='1';
 238
                                UpDown<='0';
 239
                                regl<='0';
 240
 241
                                Ovf Stack<='0';
 242
                                reg2<='0';
                                reg3<='0';
 243
                                Output <= "01";
 244
                                state_next<=state_Sub_2;
 245
 246
 247
            when state_Sub_2=> We<="0";
                                Ctrl<='0';
 248
                                CounterEnable<='0';
 249
                                UpDown<='0';
 250
                                reg2<='0';
 251
 252
                                Ovf Stack<='0';
 253
                                Output <= "01";
                                regl<='0';
 254
 255
                                reg3<='0';
 256
                                state_next<=state_Sub_3;
 257
 258
            when state_Sub_3=> We<="0";
 259
                                Ctrl<='0';
                                CounterEnable<='0';
 260
                                UpDown<='0';
 261
                                reg2<='1';
 262
                                reg3<='0';
 263
 264
                                Ovf_Stack<='0';
                                Output <= "01";
 265
 266
                                regl<='0';
                                state_next<=state_Sub_4;
 267
 268
            when state_Sub_4=> We<="0";
 269
                                Ctrl<='0';
 270
```

```
CounterEnable<='0';
271
                                UpDown<='0';
272
                                reg2<='0';
273
                                reg3<='1';
274
275
                                Ovf_Stack<='0';
276
                                Output <= "01";
                                reg1<='0';
277
                                state next<=state Sub 5;
278
279
280
            when state Sub 5=> if(ovf='l') then
                               We<="0";
281
                                CounterEnable<='0';
282
283
                                UpDown<='0';
                                Ctrl<='0';
284
                               regl<='0';
285
                                reg2<='0';
286
                                reg3<='0';
287
288
                                Ovf_Stack<='0';
                                Output <= "XX";
289
                                state next<=state 0;
290
291
                                else
                                We<="1";
292
                                Ctrl<='1';
293
294
                                CounterEnable<='0';
                                UpDown<='0';
295
                                regl<='0';
296
297
                                reg2<='0';
                                reg3<='1';
298
                                Ovf Stack<='0';
299
                                Output <= "01";
300
301
                                state next<=state Sub 6;
302
303
            when state_Sub_6=> We<="0";
304
                                Ctrl<='0';
305
306
                                CounterEnable<='1';
                                UpDown<='1';
307
                                reg1<='0';
308
                                reg2<='0';
309
                                reg3<='0';
310
311
                                Ovf Stack<='0';
                                Output <= "01";
312
313
                                state_next<=state_0;
314
315
316
317
318
            when state_Usub=> We<="0";
319
                               CounterEnable<='0';
                               UpDown<='0';
320
                               Ctrl<='0';
321
                               regl<='1';
322
                               reg2<='1';
323
                               Ovf Stack<='0';
324
                               Output <= "10";
325
                               reg3<='0';
326
327
                               state_next<=state_Usubl;
328
            when state_Usubl=> We<="0";
329
330
                               CounterEnable<='0';
331
                                UpDown<='0';
332
                                Ctrl<='0';
                               regl<='1';
333
                                reg2<='1';
334
                                reg3<='1';
335
336
                                Ovf Stack<='0';
                                Output <= "10";
337
                                state_next<=state_Usub2;
338
339
340
            when state_Usub2=> We<="1";
341
                                Ctrl<='1';
                                CounterEnable<='0';
342
                                UpDown<='0';
343
                               regl<='0';
344
                                reg2<='0';
345
                                reg3<='0';
346
                                Ovf_Stack<='0';
347
```

```
Output <= "10";
348
                                state_next<=state Usub3;
349
350
            when state_Usub3=> We<="0";
351
                               Ctrl<='0';
352
353
                                CounterEnable<='1';
                                UpDown<='1';
354
                               regl<='0';
355
                                reg2<='0';
356
                                reg3<='0';
357
358
                                Ovf_Stack<='0';
                                Output <= "10";
359
360
                                state_next<=state_0;
361
            when state_Change=> We<="0";
362
363
                                CounterEnable<='0';
                                 UpDown<='0';
364
                                 regl<='1';
365
                                 reg2<='1';
366
                                 Ovf Stack<='0';
367
                                 Output <= "11";
368
369
                                 reg3<='1';
                                 Ctrl<='0';
370
                                 state_next<=state_Changel;
371
372
373
            when state_Changel=>We<="0";
374
                                 CounterEnable<='1';
375
                                 UpDown<='0';
376
                                 regl<='0';
                                 reg2<='0';
377
                                 reg3<='0';
378
379
                                 Ovf Stack<='0';
380
                                 Output <= "11";
381
                                 Ctrl<='0';
                                 state_next<=state_Change2;
382
383
            when state_Change2=>We<="0";
384
385
                                 CounterEnable<='0';
386
                                 UpDown<='0';
                                 regl<='0';
387
                                 reg2<='0';
388
                                 reg3<='1';
389
390
                                 Ovf Stack<='0';
391
                                 Output <= "11";
                                 Ctrl<='0';
392
                                 state next<=state Change3;
393
394
395
            when state_Change3=>We<="0";
396
                                 Ctrl<='0';
                                 CounterEnable<='0';
397
                                 UpDown<='0';
398
                                 reg1<='0';
399
                                 reg2<='1';
400
401
                                 reg3<='0';
                                 Ovf Stack<='0';
402
                                 Output <= "11";
403
                                 state_next<=state_Change4;
404
405
406
            when state_Change4=>We<="1";
407
                                Ctrl<='1';
                                 CounterEnable<='0';
408
                                 UpDown<='0';
409
                                 regl<='0';
410
                                 reg2<='0';
411
                                 reg3<='1';
412
                                 Ovf Stack<='0';
413
                                 Output <= "11";
414
                                 state_next<=state_Change5;
415
416
417
            when state_Change5=>We<="0";
                                 Ctrl<='0';
418
                                 CounterEnable<='1';
419
                                 UpDown<='1';
420
                                 reg1<='0';
421
                                 reg2<='0';
422
423
                                 reg3<='0';
                                 Ovf Stack<='0';
424
                                 Output <= "11";
425
```

```
426
                                 state_next<=state_Change6;
 427
            when state_Change6=>We<="1";
428
                                Ctrl<='1';
 429
 430
                                CounterEnable<='0';
                                UpDown<='0';
431
                                regl<='0';
432
                                reg2<='0';
 433
                                reg3<='1';
 434
435
                                Ovf Stack<='0';
                                Output <= "11";
436
                                state_next<=state_Change7;
437
 438
            when state_Change7=>We<="0";
439
                                Ctrl<='0';
440
                                CounterEnable<='1';
 441
 442
                                UpDown<='1';
                                regl<='0';
443
                                reg2<='0';
 444
                                reg3<='0';
 445
 446
                                Ovf_Stack<='0';
                                Output <= "11";
447
                                state_next<=state_0;
448
 449
 450
            when others=> state next<=state 0;
                          Ovf_Stack<='0';
We<="0";
451
 452
453
                          CounterEnable<='0';
454
                          UpDown<='0';
                          Ctrl<='0';
455
                          regl<='0';
456
                          reg2<='0';
 457
458
                          reg3<='0';
                          Output<="XX";
459
 460
 461 end case;
462 end process fsm_comb;
463
464 fsm_synch: process(Reset, CLK)
 465 begin
        if (Reset='1') then state <= state_0;</pre>
 466
                        CounterRst<='1';
467
         elsif (rising_edge(CLK)) then state <= state_next;</pre>
 468
469
                                       CounterRst<='0';
470
        end if;
471 end process fsm_synch;
472
 473
474 end Behavioral;
```