

ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ

ΣΧΟΛΗ Η.Μ.Μ.Υ.

ΕΡΓΑΣΤΗΡΙΟ ΜΙΚΡΟΕΠΕΞΕΡΓΑΣΤΩΝ & ΥΛΙΚΟΥ ΗΡΥ591 ΑΝΑΔΙΑΤΑΣΣΟΜΕΝΑ ΨΗΦΙΑΚΑ ΣΥΣΤΗΜΑΤΑ

Αναφορά milestone 3

Ομάδα Εργασίας: LAB59140120

Μποκαλίδης Αναστάσιος 2014030069

Χατζηπέτρος Αλέξανδρος 2013030151

Σκοπός 3^{ης} εργαστηριακής άσκησης


Σκοπός της άσκησης αυτής είναι να ενσωματώσουμε τα προηγούμενα milestones στο συνολικό μας σύστημα και να δούμε όλη την ροή δεδομένων, από την δημιουργία στο φιλτράρισμα και πάλι στην αποθήκευση της στην μνήμη.

Περιγραφή εργαστηριακής άσκησης-Κυμματομορφές


Παρακάτω επεξηγούνται τα βήματα για την ολοκλήρωση της άσκησης αυτής:

- 1) Αρχικά εφόσον είχαμε υλοποιήσει το milestone 2 στο Vivado HLS επιτυχώς το μόνο μόνο που χρειάστηκε ήταν να κάνουμε ένα τελικό simulation και έπειτα export του RTL σχεδίου ώστε να μπορέσουμε να το χρησιμοποιήσουμε ως ip-block στο τελικό σύστημα. Αυτό έγινε σύμφωνα με τα βήματα που δίνονται στην εκφώνηση. Επίσης κατά την αρχικοποίηση των κανόνων rule0, rule1, rule2 που κάναμε στο testbench του Vivado βάλαμε τις τιμές 10,30,50 (σε δεκαεξαδικό) αντίστοιχα.
- 2) Έπειτα πάλι με βάση την εκφώνηση της 3^{ης} άσκησης γυρίσαμε στο Vivado και ενσωματώσαμε το my_ip_hls κατάλληλα στο τελικό μας σχέδιο. Εκεί το ενώσαμε με 2 instances του myip που φτιάξαμε στο milestone 1. Δηλαδή η έξοδος master του myip_0 συνδέεται με την είσοδο slave του my_ip_hls_0 και η έξοδος master του my_ip_hls_0 συνδέεται με την είσοδο slave του myip_1. Όσον αφορά το s_axi_rulesConf χρησιμοποιήσαμε την αυτόματη σύνδεση και συνδέθηκε με το κατάλληλο block του σχεδίου το ps7_0_axi_periph_ip. Εδώ πρέπει να αναφέρουμε χρειάστηκε να κάνουμε μια μικρή αλλαγή σε 1 σήμα στο myip του 1^{ου} milestone έτσι ώστε να μπορέσει να συγχρονιστεί καλύτερα με τα υπόλοιπα blocks.

3) Ακολουθεί το **Block Diagram** του συνολικού συστήματος : Με πράσινο και ροζ χρώμα είναι οι απαραίτητες διαδρομές που καθορίζουν την ροή δεδομένων μας και την κίνηση τους στο συνολικό σύστημα. Με ροζ χρώμα είναι οι διαδρομές από/προς τα έξτρα modules που έχουμε υλοποιήσει στα milestone 1 και 2.



- 4) Από το παραπάνω σχήμα μπορούμε να καταλάβουμε και την ροή των δεδομένων μας (10,20,30,40,50,60,70,80 δεκαεξαδικής μορφής).
 - Ι. Αρχικά ο επεξεργαστής γράφει τα δεδομένα προς επεξεργασία στην BRAM PORTA και προγραμματίζει τον DMA ώστε να ξέρει που να αποθηκεύσει τα δεδομένα του καθώς και τον αριθμό των δεδομένων αυτών.
 - II. Έπειτα ο **επεξεργαστής** ενημερώνει πάλι τον **DMA** από που να πάρει τα δεδομένα που στη συνέχεια θα σταλθούν στην λογική που έχουμε προσθέσει.
 - III. Τα δεδομένα από τον **DMA** μεταφέρονται και αποθηκεύονται στην πρώτη μας **FIFO**, δηλαδή στο **myip_0**. Αναφορικά εισέρχονται στο slave interface του module.
 - ΙV. Συνεχίζοντας τα δεδομένα που βγαίνουν από το master interface του myip_0 εισέρχονται στο my_ip_hls_0 και συγκεκριμένα στο slave interface του. Εκεί η ροή των δεδομένων μας φιλτράρεται μέσω των κανόνων μας. Δηλαδή θα εισέλθει η ροή 10,20,30,40,50,60,70,80, έπειτα θα φιλτραριστεί από τους κανόνες 10,30,50 και η τελική ροή θα είναι 20,40,60,70,80.
 - V. Όταν φιλτραριστεί η ροή δεδομένων μας είναι έτοιμη να περάσει στην δεύτερη FIFO μας, δηλαδή στο myip_1. Εισέρχεται στο slave interface και μετά από το master interface επιστρέφει πίσω στο DMA.
 - VI. Τέλος αφού η ροή δεδομένων περάσει από την λογική μας και υποστεί την κατάλληλη επεξεργασία, μέσω του DMA γράφονται πίσω στην BRAM PORTB.
- 5) Παρακάτω παρατίθενται εικόνες-επεξηγήσεις από το simulation του συνολικού συστήματος, με κόκκινο κύκλο απεικονίζονται οι χρονικές στιγμές για να φαίνεται καλύτερα η ροή δεδομένων από block σε block.




Εδώ βλέπουμε την στιγμή που εισέρχονται τα δεδομένα στην μνήμη **BARM** για πρώτη φορά και πότε εξέρχονται για πρώτη φορά (dina[31:0] και douta[31:0] αντίστοιχα).



Εδώ βλέπουμε τις στιγμές όπου τα δεδομένα εισέρχονται στο **myip_0**. Με κίτρινο σήμα είναι η είσοδος του module αυτού(FIFO_0).


Name	Value	[<u>[</u>	10,420	ns	10,440	ns	10,460	ns	10,480	ns	10,500	ns .	10,520 r	ıs	10,540 r	ns	10,560 1	ns	10,580	ns	10,600 ns	10,620 ns	10,640 n
> 🖥 m_axi_s2mm_awsize[2:0]	0	/															0						
> 🖥 m_axi_s2mm_awburst[1:0]	0																0						
> 🛂 m_axi_s2mm_awprot[2:0]	0																0						
> 🖥 m_axi_s2mm_awcache[3:0]	3																3						
> 🌃 m_axi_s2mm_awuser[3:0]	0																0						
⅓ m_axi_s2mm_awvalid	0																						
🔓 m_axi_s2mm_awready	0																						
> 🌃 m_axi_s2mm_wdata[31:0]	00000000																0000000	0					
> 🌃 m_axi_s2mm_wstrb[3:0]	0																0						
⅓ m_axi_s2mm_wlast	0																						
⅓ m_axi_s2mm_wvalid	0																						
n_axi_s2mm_wready	0																						
> 🖥 m_axi_s2mm_bresp[1:0]	0																0						
₲ m_axi_s2mm_bvalid	0																						
⅓ m_axi_s2mm_bready	1																						
MY_IP																							
> 🛂 s00_axis_tdata[31:0]	08000000																0000008	0					
> 🛂 m00_axis_tdata[31:0]	00000000	00000	0000	0000	0010	0000	0020	0000	0030	0000	0040 X	00000	0050	0000	0060 X	0000	0070 X	0000	0080				01
> 🖥 slaveIn_TDATA[31:0]	00000000	00000	0000	0000	0010	0000	0020	0000	0030	0000	0040	00000	0050	0000	0060 X	0000	0070 X	0000	0080				01
> 🖥 p_read[31:0]	00000010																0000001	0					
> 🛂 p_read1[31:0]	00000030																0000003	0					
> 🛂 p_read2[31:0]	00000050																0000005	0					
> Macnts_rule0cnt_V_o[31:0]	00000001				0000	00000				χ											00000001		
> 🐕 cnts_rule1cnt_V_o[31:0]	00000001						000	00000					χ									00000001	
> 1 cnts_rule2cnt_V_o[31:0]	00000001								000	00000							X						00000001

Εδώ βλέπουμε τις στιγμές που τα δεδομένα βγαίνουν από το myip_0 και εισέρχονται στο my_ip_hls_0. Επίσης φαίνονται και οι τιμές που παίρνουν οι καταχωρητές των κανόνων καθώς και οι τιμές των μετρητών που κρατάνε το πόσες φορές πετύχαμε ένα κανόνα. Με μπλε χρώμα είναι τα απαραίτητα σήματα του my_ip_hls_0 : $\mathbf{1}^{\circ}$ σήμα η είσοδος, $\mathbf{2}^{\circ}$ σήμα κανόνας $\mathbf{1}^{\circ\varsigma}$, $\mathbf{3}^{\circ}$ σήμα κανόνας $\mathbf{2}^{\circ\varsigma}$, $\mathbf{4}^{\circ}$ σήμα κανόνας $\mathbf{3}^{\circ\varsigma}$, $\mathbf{5}^{\circ}$ σήμα μετρητής $\mathbf{1}^{\circ\varsigma}$, $\mathbf{6}^{\circ}$ σήμα μετρητής $\mathbf{2}^{\circ\varsigma}$, $\mathbf{7}^{\circ}$ σήμα μετρητής $\mathbf{3}^{\circ\varsigma}$.



Εδώ βλέπουμε την χρονική στιγμή όπου τα φιλτραρισμένα δεδομένα **(20,40,60,70,80)** περνάνε από το **my_ip_hls_0** στο **myip_1** (2^η FIFO με ροζ χρώμα) καθώς και την στιγμή που φεύγουν από το **myip_1**.

Name	Value	110 700	110,000,	110 020	110 040	110,000		110,000
> M m_axi_s2mm_awsize[2:0]	0	10,780 ns	10,800 ns	10,820 ns	10,840 ns	10,860	ns	10,880
> ** m_axi_s2mm_awburst[1:0]	0							
> Maxi_s2mm_awprot[2:0]	0							
> Name = m_axi_s2mm_awcache[3:0]	3							
> III m_axi_s2mm_awuser[3:0]	0							
¹am_axi_s2mm_awvalid	0							
¹₀ m_axi_s2mm_awready	0							
> 1 m_axi_s2mm_wdata[31:0]	00000000							
> 🖷 m_axi_s2mm_wstrb[3:0]	0				0			
¹am_axi_s2mm_wlast	0							
¹₽ m_axi_s2mm_wvalid	0							
n_axi_s2mm_wready	0							
> 🛂 m_axi_s2mm_bresp[1:0]	0							
¹a m_axi_s2mm_bvalid	0							
¹a m_axi_s2mm_bready	1							
MY_IP								
> 1 s00_axis_tdata[31:0]	08000000							
> 🛂 m00_axis_tdata[31:0]	00000000							
> 🜃 slaveln_TDATA[31:0]	00000000							
> 😼 p_read[31:0]	00000010							
> 🛂 p_read1[31:0]	00000030							j
> 😼 p_read2[31:0]	00000050							
> 🌃 cnts_rule0cnt_V_o[31:0]	00000001							
> " cnts_rule1cnt_V_o[31:0]	00000001							
> 🛂 cnts_rule2cnt_V_o[31:0]	00000001							
> 🌃 masterOut_TDATA[31:0]	00000000							
> 15 s00_axis_tdata[31:0]	00000000							
> = m00_axis_tdata[31:0]	08000000	D00000 X 0000	00020 X 0000	00040 X 0000	0060 🗶 0000	0070	0000	0080



Τέλος βλέπουμε τις χρονικές στιγμές όπου τα φιλτραρισμένα δεδομένα επιστρέφουν στην μνήμη **BRAM PORTB**.