



编码器和译码器



编码器 (Encoder)

- 在数字系统中，常常需要将某一信息（输入）变换为某一特定的代码（输出）
- 把二进制码按一定的规律编排，例如**8421**码、格雷码等，使每组代码具有一特定的含义（代表某个数或控制信号）称为**编码**
- 具有编码功能的逻辑电路称为**编码器**
- 它的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码。



目前经常使用的编码器有普通编码器和优先编码器两类。

优先编码器（74LS148）功能表

输入									输出			
\bar{S}	\bar{I}_0	\bar{I}_1	\bar{I}_2	\bar{I}_3	\bar{I}_4	\bar{I}_5	\bar{I}_6	\bar{I}_7	\bar{Y}_2	\bar{Y}_1	\bar{Y}_0	\bar{Y}_S \bar{Y}_{EX}
1	x	x	x	x	x	x	x	x	1	1	1	1 1
0	1	1	1	1	1	1	1	1	1	1	1	0 1
0	x	x	x	x	x	x	x	0	0	0	0	1 0
0	x	x	x	x	x	x	0	1	0	0	1	1 0
0	x	x	x	x	x	0	1	1	0	1	0	1 0
0	x	x	x	x	0	1	1	1	0	1	1	1 0
0	x	x	x	0	1	1	1	1	1	0	0	1 0
0	x	x	0	1	1	1	1	1	1	0	1	1 0
0	x	0	1	1	1	1	1	1	1	1	0	1 0
0	0	1	1	1	1	1	1	1	1	1	1	1 0



译码器（Decoder）

- 译码是编码的逆过程
- 译码器将每个二进制代码赋予的特定含义“翻译”过来，转换成相应的信息符号（输出信号）
- 具有译码功能的逻辑电路被称为译码器
- 它的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号或另一个代码。



常用的译码器电路有二进制译码器、二-十进制译码器和显示译码器。


3线-8线译码器 (74LS138) 功能表

输入				输出								
S_1	$\overline{S_2}+\overline{S_3}$	A_2	A_1	A_0	$\overline{Y_0}$	$\overline{Y_1}$	$\overline{Y_2}$	$\overline{Y_3}$	$\overline{Y_4}$	$\overline{Y_5}$	$\overline{Y_6}$	$\overline{Y_7}$
0	x	x	x	x	1	1	1	1	1	1	1	1
x	1	x	x	x	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0


■ 输出低电平有效

$$\overline{Y_0} = \overline{A_2} \overline{A_1} \overline{A_0} = \overline{m_0}$$



■ $En = S_1 \cdot \overline{S_2} \cdot \overline{S_3}$



共阴极7段数码管



共阳极7段数码管





4511真值表

输 入							输 出							
LE	\overline{BI}	\overline{LT}	D	C	B	A	a	b	c	d	e	f	g	显示字形
×	×	0	×	×	×	×	1	1	1	1	1	1	1	8
×	0	1	×	×	×	×	0	0	0	0	0	0	0	消隐
0	1	1	0	0	0	0	1	1	1	1	1	1	0	0
0	1	1	0	0	0	1	0	1	1	0	0	0	0	1
0	1	1	0	0	1	0	1	1	0	1	1	0	1	2
0	1	1	0	0	1	1	1	1	1	0	0	0	1	3
0	1	1	0	1	0	0	0	1	1	0	0	1	1	4
0	1	1	0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	1	1	0	0	0	1	1	1	1	1	6
0	1	1	0	1	1	1	1	1	1	0	0	0	0	7
0	1	1	1	0	0	0	1	1	1	1	1	1	1	8
0	1	1	1	0	0	1	1	1	1	0	0	1	1	9
0	1	1	1	0	1	0	0	0	0	0	0	0	0	消隐
0	1	1	1	0	1	1	0	0	0	0	0	0	0	消隐
0	1	1	1	1	0	0	0	0	0	0	0	0	0	消隐
0	1	1	1	1	1	0	0	0	0	0	0	0	0	消隐
0	1	1	1	1	1	1	0	0	0	0	0	0	0	消隐
0	1	1	1	1	1	1	0	0	0	0	0	0	0	消隐
1	1	1	×	×	×	×	锁 存							锁存




一、验证编码器74LS148和译码器74LS138的逻辑功能：





按上图连接电路，根据74LS148和74LS138的输出状态，填写下表，并分析结果。

74LS148(编码)								74LS138(译码)													
\bar{I}_0	\bar{I}_1	\bar{I}_2	\bar{I}_3	\bar{I}_4	\bar{I}_5	\bar{I}_6	\bar{I}_7	\bar{Y}_2	\bar{Y}_1	\bar{Y}_0	A_2	A_1	A_0	\bar{Y}_0	\bar{Y}_1	\bar{Y}_2	\bar{Y}_3	\bar{Y}_4	\bar{Y}_5	\bar{Y}_6	\bar{Y}_7
1	1	1	1	1	1	1	1														
0	1	1	1	1	1	1	1														
×	0	1	1	1	1	1	1														
×	×	0	1	1	1	1	1														
×	×	×	0	1	1	1	1														
×	×	×	×	0	1	1	1														
×	×	×	×	×	0	1	1														
×	×	×	×	×	×	0	1														
×	×	×	×	×	×	×	0														



二、用两片74LS138扩展为一个4线-16线译码器：





按上图连接电路，根据实验结果，填写下表，并分析电路的工作原理。

D ₃	D ₂	D ₁	D ₀	\bar{Y}_0	\bar{Y}_1	\bar{Y}_2	\bar{Y}_3	\bar{Y}_4	\bar{Y}_5	\bar{Y}_6	\bar{Y}_7	\bar{Y}_8	\bar{Y}_9	\bar{Y}_{10}	\bar{Y}_{11}	\bar{Y}_{12}	\bar{Y}_{13}	\bar{Y}_{14}	\bar{Y}_{15}	
0	0	0	0																	
0	0	0	1																	
0	0	1	0																	
0	0	1	1																	
0	1	0	0																	
0	1	0	1																	
0	1	1	0																	
0	1	1	1																	
1	0	0	0																	
1	0	0	1																	
1	0	1	0																	
1	0	1	1																	
1	1	0	0																	
1	1	0	1																	
1	1	1	0																	
1	1	1	1																	



三、用74LS138和74LS20双与非门设计下面的多输出函数，画出逻辑电路图。

$$\begin{cases} Y_1 = \overline{A}\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}\overline{C}D + \overline{A}\overline{B}C\overline{D} + \overline{A}\overline{B}CD \\ Y_2 = BC \end{cases}$$



四、一把密码锁有三个按键，分别为A、B、C。



当三个键都不按下时，锁打不开，也不报警；

当只有一个键按下时，锁打不开，但发出报警信号；

当有两个键同时按下时，锁打开，也不报警；

当三个键同时按下时，锁被打开，但要报警。

试使用74LS138和74LS20双与非门实现此逻辑电路。



五、思考题：

设计一个5-32的二进制译码器

提示：用四片74LS138及一片74LS139（2-4译码器）组成一个树状结构的级联译码器。用74LS139的输入端做5-32译码器高二位输入端，74LS138的译码输入端做5-32译码器的低三位输入端。（注：74LS139是低电平输出）