
# Lecture 7: Arithmetic and Logic Operations and ALU – 2

## ALU的功能说明



ALU可进行基本的加/减算 术运算、基本逻辑运算。 其核心部件是加法器。

**♦** ALU Control Lines (ALUop)

**Function** 

• 000

• 001

• 010

110

• 111

And

Or

Add

**Subtract** 


有关串行加法器和并行加 法器的原理在数字逻辑电 路课已讲过,在此仅简单 回顾。

**Set-on-less-than** 


### 回顾: 串行进位加法器

#### CarryOut 和 Sum 的逻辑图

CarryOut = B & CarryIn | A & CarryIn | A & B




Sum = A XOR B XOR Carryln




假定与/或门延迟为1ty, 异或门3ty, 则"和"与"进位"的延迟为多少?

Sum延迟为6ty; Carryout延迟为2ty。



n位串行(行波)加法器:



串行加法器的缺点:

进位按串行方式传递,速度慢!

问题: n位串行加法器从C0到Cn的延迟时间为多少? 2n级门延迟!

最后一位和数的延迟时间为多少?

2n+1级门延迟!

### 回顾:并行进位加法器(CLA加法器)

◆ 为什么用先行进位方式?

串行进位加法器采用串行逐级传递进位,电路延迟与位数成正比关系。 因此,现代计算机采用一种先行进位(Carry look ahead)方式。

◆如何产生先行进位?

定义辅助函数: Gi=AiBi...进位生成函数

Pi=Ai+Bi...进位传递函数(或 Pi=Ai⊕Bi)

通常把实现上述逻辑的电路称为进位生成/传递部件

全加逻辑方程: Si=Pi⊕Ci Ci+1=Gi+PiCi (i=0,1,...n)

设n=4,则: C1=G0+P0C0

 $C_2=G_1+P_1C_1=G_1+P_1G_0+P_1P_0C_0$ 

 $C_3=G_2+P_2C_2=G_2+P_2G_1+P_2P_1G_0+P_2P_1P_0C_0$ 

 $C_4 = G_3 + P_3C_3 = G_3 + P_3G_2 + P_3P_2G_1 + P_3P_2P_1G_0 + P_3P_2P_1P_0C_0$ 

由上式可知:各进位之间无等待,相互独立并同时产生。


通常把实现上述逻辑的电路称为4位CLA部件

由此,根据Si=Pi⊕Ci,可并行求出各位和。

通常把实现Si=Pi⊕Ci的电路称为求和部件

CLA加法器由"进位生成/传递部件"、"CLA部件"和"求和部件"构成。

### 回顾: 8位全先行进位加法器



和的总延迟多少? 进位C。的延迟多少?


和的总延迟: 1+2+3=6ty; 进位C<sub>8</sub>的延迟: 1+2=3ty

### 回顾:局部(单级)先行进位加法器

### 局部先行进位加法器 (Partial Carry Lookahead Adder) 或称单级先行进位加法器

- 。实现全先行进位加法器的成本太高
  - · 想象 Cin31的逻辑方程的长度
- 。一般性经验:
  - · 连接一些N位先行进位加法器, 形成一个大加法器
  - 例如: 连接4个8位进位先行加法器, 形成1个 32位局部先行进位加法器

### 问题: 所有和数产生的延迟为多少? 3+2+2+5=12ty



### 回顾: 多级先行进位加法器

#### 多级先行进位加法器

- 单级(局部)先行进位加法器的进位生成方式:
  - "组内并行、组间串行"
- 所以,单级先行进位加法器虽然比行波加法器延迟时间短,但高位组进位依赖低位组进位,故仍有较长的时间延迟
- 通过引入组进位生成/传递函数实现"组内并行、组间并行"进位方式

$$C_2=G_1+P_1C_1=G_1+P_1G_0+P_1P_0C_0$$

$$C_3 = G_2 + P_2C_2 = G_2 + P_2G_1 + P_2P_1G_0 + P_2P_1P_0C_0$$


$$G_3^* = G_3 + P_3 G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0$$

$$P_3^* = P_3 P_2 P_1 P_0$$

所以C4=G3\*+P3\*Co。把实现上述逻辑的电路称为4位BCLA部件。

### 回顾:多级先行进位加法器

### 16位两级先行进位加法器




关键路径长度为多少? 3+2+3 = 8ty

最终进位的延迟为多少? 3+2=5ty


### A 4-bit ALU

#### 1-bit ALU



MUX是什么?(数字电路课学过)

### 4-bit串行 ALU



关键路径延迟长,速度慢!


## 先行进位ALU

- ◆ 先行进位ALU 芯片(SN74181)
  - 四位ALU芯片,中规模集成电路。在先行进位加法器基础上附加部分 线路,具有基本的算术运算和逻辑运算功能。
  - SN74181的<u>逻辑图和功能表</u>
  - SN74182是4位BCLA (成组先行进位)芯片。
- ◆ 多芯片级联构成先行进位ALU(用于专用场合,如教学机等)
  - 1个SN74181芯片直接构成一个4位全先行进位ALU
  - 4个SN74181芯片串行构成一个16位单级先行进位ALU
  - 4个SN74181芯片与1个SN74182芯片可构成16位两级先行进位ALU
  - 16个SN74181芯片与5个SN74182芯片可构成64位先行进位ALU
- ◆现代主流计算机中ALU是否通过芯片级联而成?

无需芯片级联!一个CPU 芯片中有多个处理器核, 一个核中有多个ALU!


ALU的"加"运算电路相当于n档二进制加法算盘。 所有其他运算都以ALU 中"加"运算为基础!

## 回顾: SN74181的引脚



输入端: Ai和Bi分别为第1和2操作数, Cn为低位进位, M为功能选择线, Si为操作选择线, 共4位, 故最多有16种运算。


输出端: Fi为运算结果, Cn+4、P和G为进位, "A=B"为相等标志



## 回顾: SN74181正逻辑功能表

_	S₂	S <sub>1</sub>	S <sub>0</sub>	M=H 逻辑运算	M=I	
S₃					$\overline{\mathbb{C}}_{\mathtt{n}}$ =1	$\overline{\mathbb{C}}_{\mathtt{n}}\!\!=\!\!0$
L.	L	L	L	A	A	A+1
L.	L	L	Н	<u>₩</u>	A+B	(A+B)加 1
L.	L.	Н	L	•B	Ā <del>∏</del>	(A+B)加 1
L.	L.	Η	Н	"O"	减1	""
L	Н	L.	L.	Ā◆B	A 加(A•B)	A 加(A•B) 加 1
L	Н	L.	Н	Ē	(A•B)加(A+B)	(A•B)加(A+B)加 1
L.	Н	Н	L.	A⊕B	A減B減1	A减B
L	Н	Н	Н	A•B	(A•B)减 1	A•B̄
H	L	L	L	A+B	A 加(A•B)	A 加(A•B) 加 1
Н	L	L	Н	A⊕B	АШВ	А 加 В 加 1
Н	L	Н	L	В	(A•B)迦(A+B)	(A+B)加(A+B) 加 1
H	L	Н	Н	A*B	(A•B)减1	A*B
Н	Н	L	L	<sup>66</sup> 1 <sup>77</sup>	A加A	A加A加1
Н	Н	L	Н	A+ <del>I</del>	A加(A+B)	A加(A+B)加1
Н	Н	Н	L	A+B	A加(A+B)	A 加(A+B) 加 1
Н	Н	Н	Н	A	A减1	A


## 回顾: SN74182芯片的引脚




输入端: Pi和Gi分别为第i组的组内进位传递函数和进位生成函数, Cn为低位进位。

输出端: Cn+4、Cn+8、Cn+12为相应组的组内进位, P\*和G\*分别为整个大组的组进位传递函数和进位生成函数。


#### SN74182快速进位扩展器逻辑图



### SN74181和SN74182组成16位先行进位ALU



## 例:实现某11条MIPS指令的ALU



## 小结

- ◆高级语言程序中涉及的运算(C语言为例)□
  - 少整数算术运算、浮点数算术运算
  - 少按位、逻辑、移位、位扩展和位截断
- ◆指令集中与运算相关的指令(MIPS为例)
  - 涉及到的定点数运算
    - 算术运算
      - 带符号整数:取负、符号扩展、加、 减、乘、除、算术移位
      - 无符号数: 0扩展、加、减、乘、除
    - 逻辑运算
      - 逻辑操作: 与、或、非...
      - 移位操作:逻辑左移、逻辑右移
  - 涉及到的浮点数运算: 加、减、乘、除
- ◆基本运算部件ALU的设计是一种模运算系统!
  - 全加器、串行加法器、先行进位加法器
  - 串行ALU、先行进位ALU(单级/多级)
  - MSI芯片级联、直接做在CPU芯片内

CPU中需提供哪些 运算? Why?

#### 定点运算:

需求

转换

需求

转换

- 无符号数
- > 按位逻辑运算
- > 逻辑移位运算
- > 位扩展和截断运算
- ▶ 加/减/乘/除运算
- 带符号整数
- > 算术移位运算
- > 扩展运算和截断运算
- > 补码加/减/乘/除运算

#### 浮点运算:

- 原码加/减/乘/除运算
- 移码加/减运算

下一讲开始介绍上述这些运算算法及其运算电路

## 定点数运算及运算部件

### 主 要 内 容

- ◆ 加/减运算及其运算部件
  - 补码 / 原码 / 移码 加减运算
- ◆ 乘法运算及其运算部件
  - 原码 / 补码 乘法运算
  - 快速乘法器
- ◆ 除法运算及其运算部件
  - 原码 / 补码 除法运算
  - 快速除法器
- ◆ 定点运算器
- ◆ 十进制加减运算

注:无符号数的按位逻辑运算可用逻辑门电路实现;无符号数的逻辑 移位运算可用专门的移位器或斜送结果等多种方式来实现;带符号数的 算术移位运算、无符号数和带符号整数的位扩展运算和截断运算也可用 简单电路很容易地实现。

## 补码加/减运算及其部件


- ◆ 补码加减运算公式
  - $[A+B]_{\dot{\lambda}\dot{h}} = [A]_{\dot{\lambda}\dot{h}} + [B]_{\dot{\lambda}\dot{h}} (MOD 2^n)$
  - $[A-B]_{\dot{k}\dot{h}} = [A]_{\dot{k}\dot{h}} + [-B]_{\dot{k}\dot{h}} (MOD 2^n)$
- ◆ 补码加减运算要点和运算部件
  - 加、减法运算统一采用加法来处理
  - 符号位(最高有效位MSB)和数值位一起参与运算
  - 直接用Adder实现两个数的加运算(模运算系统)

问题: 模是多少?运算结果高位丢弃,保留低n位,相当于取模2n

• 实现减法的主要工作在于: 求[-B] <sub>补</sub>

问题:如何求[-B]<sub>\*</sub>?

当控制端Sub为1时,做减法 当控制端Sub为0时,做加法




补码加/减运算部件

## 补码加/减运算与"溢出"判断

Ex1: 
$$-7-6 = -7 + (-6) = +3$$

$$-3 - 5 = -3 + (-5) = -8$$



溢出现象: (1) 最高位和次高位的进位不同

(2) 和的符号位和加数的符号位不同

Ex2: 用8位补码计算107+46=?

结果错误: 107 + 46 = -103.

问题: 若采用变形补码结果怎样?

变形补码可保留运算中间结果。 从乘除运算过程可看出这点!

$$107_{10} = 0110 \ 1011_{2}$$

$$46_{10} = 0010 \ 1110_{2}$$


$$\boxed{01001 \ 1001}$$

进位是真正的符号: +153


采用变形补码时"溢出"判断条件: 结果的两个符号位不同

## Overflow Detection Logic(溢出判断逻辑)

- ◆ Carry into MSB! = Carry out of MSB
  - For a N-bit ALU: Overflow = CarryIn [N-1] XOR CarryOut [N-1]



## Zero Detection Logic(判0逻辑)



零标志(Zero Flag) 常用ZF表示。 存放标志的寄存器通常称为程序/状态字 寄存器或标志寄存器。每个标志对应标志 寄存器中的一个标志位。

### 原码加/减运算

- ◆ 用于浮点数尾数运算
- ◆ 符号位和数值部分分开处理
- ◆ 仅对数值部分进行加减运算,符号位起判断和控制作用
- ◆ 规则如下:
  - 比较两数符号,对加法实行"同号求和,异号求差",对减法实行"异号求和,同号求差"。
  - 求和:数值位相加,若最高位产生进位,则结果溢出。和的符号取被加数(被减数)的符号。
  - 求差:被加数(被减数)加上加数(减数)的补码。
    - a)最高数值位产生进位表明加法结果为正,所得数值位正确。
    - b) 最高数值位没产生进位表明加法结果为负,得到的是数值位的补码形式,需对结果求补,还原为绝对值形式的数值位。
  - 差的符号位: a)情况下,符号位取被加数(被减数)的符号;
    - b) 情况下,符号位为被加数(被减数)的符号取反。

## 原码加/减运算

例1:已知  $[X]_{\bar{p}}$  = 1.0011,  $[Y]_{\bar{p}}$  = 1.1010,要求计算 $[X+Y]_{\bar{p}}$ 

解:由原码加减运算规则知:同号相加,则求和,和的符号同被加数符号。

所以:和的数值位为:0011 + 1010 = 1101 (ALU中无符号数相加)

和的符号位为: 1

求和:直接加,有进位则溢出,符号同被

 $[X+Y]_{\bar{E}} = 1.1101$ 

例2:已知  $[X]_{\mathbb{R}} = 1.0011$ , $[Y]_{\mathbb{R}} = 1.1010$ ,要求计算 $[X-Y]_{\mathbb{R}}$ 

解:由原码加减运算规则知:同号相减,则求差(补码减法)

差的数值位为: 0011+(1010) = 0011 + 0110 = 1001

最高数值位没有产生进位,表明加法结果为负,需对1001求补,还

原为绝对值形式的数值位。即: (1001)<sub>补</sub>= 0111

差的符号位为 $[X]_{\mathbb{R}}$ 的符号位取反,即:0

求差:加补码,不会溢出,符号分情况

思考题:如何设计一个基于ALU的原码加/减法器?

### 移码加/减运算

- ◆ 用于浮点数阶码运算
- ◆ 符号位和数值部分可以一起处理
- ◆ 运算公式(假定在一个n位ALU中进行加法运算)

$$\begin{split} [\text{E1}]_{8} + [\text{E2}]_{8} = & 2^{n-1} + \text{E1} + 2^{n-1} + \text{E2} = 2^{n} + \text{E1} + \text{E2} = [\text{E1} + \text{E2}]_{\frac{1}{N}} \pmod{2^{n}} \\ [\text{E1}]_{8} - [\text{E2}]_{8} = [\text{E1}]_{\frac{1}{N}} + [-[\text{E2}]_{\frac{1}{N}}]_{\frac{1}{N}} = 2^{n-1} + \text{E1} + 2^{n} - [\text{E2}]_{\frac{1}{N}} \\ = & 2^{n-1} + \text{E1} + 2^{n} - 2^{n-1} - \text{E2} \\ = & 2^{n} + \text{E1} - \text{E2} = [\text{E1} - \text{E2}]_{\frac{1}{N}} \pmod{2^{n}} \end{split}$$

结论: 移码的和、差等于和、差的补码!

- ◆ 运算规则 补码和移码的关系:符号位相反、数值位相同!
  - ① 加法:直接将[E1]<sub>8</sub>和[E2]<sub>8</sub>进行模2<sup>n</sup>加,然后对结果的符号取反。
  - ② 减法: 先将减数[E2]<sub>8</sub>求补(各位取反,末位加1),然后再与被减数 [E1]<sub>8</sub>进行模2<sup>n</sup>相加,最后对结果的符号取反。
  - ③ 溢出判断:进行模2<sup>n</sup>相加时,如果两个加数的符号相同,并且与和数的符号也相同,则发生溢出。

## 移码加/减运算

例1: 用四位移码计算"-7+(-6)"和"-3+6"的值。

解: 
$$[-7]_{8} = 0001$$
  $[-6]_{8} = 0010$   $[-3]_{8} = 0101$   $[6]_{8} = 1110$   $[-7]_{8} + [-6]_{8} = 0001 + 0010 = 0011$  (两个加数与结果符号都为0,溢出)  $[-3]_{8} + [6]_{8} = 0101 + 1110 = 0011$ ,符号取反后为  $1011$ ,其真值为+3 问题:  $[-7+(-6)]_{8} = ?$   $[-3+(6)]_{8} = ?$ 

例2: 用四位移码计算"-7-(-6)"和"-3-5"的值。

解: 
$$[-7]_{8} = 0001$$
  $[-6]_{8} = 0010$   $[-3]_{8} = 0101$   $[5]_{8} = 1101$   $[-7]_{8} - [-6]_{8} = 0001 + 1110 = 1111$ , 符号取反后为 0111, 其真值为-1。  $[-3]_{8} - [5]_{8} = 0101 + 0011 = 1000$ , 符号取反后为 0000,其真值为-8。

### 无符号数的乘法运算

假定:  $[X]_{\mathbb{R}} = x_0 \cdot x_1 ... x_n$ ,  $[Y]_{\mathbb{R}} = y_0 \cdot y_1 ... y_n$ , 求 $[x \times Y]_{\mathbb{R}}$ 数值部分  $z_1 ... z_{2n} = (0.x_1 ... x_n) \times (0.y_1 ... y_n)$ (小数点位置约定,不区分小数还是整数)

### Paper and pencil example:

Multiplicand 1000 
$$X \times Y = \sum_{i=1}^{4} (X \times y_i \times 2^{-i})$$
Multiplier  $\frac{x \ 1001}{1000} \times y_4 \times 2^{-4}$ 
 $0000 \ X \times y_3 \times 2^{-3}$ 
 $0000 \ X \times y_2 \times 2^{-2}$ 
 $1000 \ X \times y_1 \times 2^{-1}$ 

Product(积) 0.1001000

整个运算过程中用到两种操作:加法 + 左移 因而,也可用ALU和移位器来实现乘法运算

## 无符号数的乘法运算

#### ◆ 手工乘法的特点:

- ① 每步计算: X×yi, 若yi = 0, 则得0; 若yi = 1, 则得X
- ② 把①求得的各项结果X× yi 逐次左移,可表示为X× yi×2-i
- ③ 对②中结果求和,即  $\sum$  (X× yi×2<sup>-i</sup>),这就是两个无符号数的乘积

#### → 计算机内部稍作以下改进:

- ① 每次得X×yi后,与前面所得结果累加,得到Pi,称之为部分积。因 为不等到最后一次求和,减少了保存各次相乘结果X×yi的开销。
- ② 每次得X×yi后,不将它左移与前次部分积Pi相加,而将部分积Pi右移后与X×yi相加。因为加法运算始终对部分积中高n位进行。故用n位加法器可实现二个n位数相乘。
- ③ 对乘数中为"1"的位执行加法和右移,对为"0"的位只执行右移,而不执行加法运算。

## 无符号乘法运算的算法推导

◆上述思想可写成如下数学推导过程:

$$\begin{aligned} X \times Y &= X \times (0.y_1 y_2 \dots y_n) \\ &= X \times y_1 \times 2^{-1} + X \times y_2 \times 2^{-2} + X \times y_3 \times 2^{-3} + \dots + X \times y_n \times 2^{-n} \\ &= 2^{-1} (2^{-1} (2^{-1} \dots 2^{-1}) (2^{-1} (0 + X \times y_n) + X \times y_{n-1}) + \dots + X \times y_2) + X \times y_1) \\ &= n \wedge 2^{-1} \end{aligned}$$


◆ 上述推导过程具有明显的递归性质,因此,无符号数乘法过程可归结为循环 计算下列算式的过程:设 $P_0$  = 0,每步的乘积为:

$$P_1 = 2^{-1} (P_0 + X \times y_n)$$
  
 $P_2 = 2^{-1} (P_1 + X \times y_{n-1})$   
.....  
 $P_n = 2^{-1} (P_{n-1} + X \times y_1)$ 

- ◆ 其递推公式为: P<sub>i+1</sub> = 2<sup>-1</sup> (P<sub>i</sub> + X×y<sub>n-i</sub>) (i = 0, 1, 2, 3, ..., n-1)
- ◆ 最终乘积P<sub>n</sub> = X×Y

迭代过程从乘数最低位 $y_n$ 和 $P_0$ =0开始,经n次"判断-加法-右移"循环,直到求出Pn为止。

## 32位乘法运算的硬件实现



- ◆ 被乘数寄存器X: 存放被乘数
- ◆ 乘积寄存器P: 开始置初始部分积P0 = 0; 结束时, 存放的是64位乘积的高32位
- ◆ 乘数寄存器Y: 开始时置乘数; 结束时, 存放的是64位乘积的低32位
- ◆ 进位触发器C: 保存加法器的进位信号
- ◆ 循环次数计数器Cn: 存放循环次数。初值32, 每循环一次, Cn减1, Cn=0时结束
- ◆ ALU: 乘法核心部件。在控制逻辑控制下,对P和X的内容"加",在"写使能"控制下运算结果被送回P,进位位在C中

## Example: 无符号整数乘法运算

### 举例说明:

应用递推公式: P<sub>i=2</sub>-1(Ab<sub>i+</sub> P<sub>i-1</sub>)

可用一个双倍字长的乘积寄存器;也可用两个单倍字长的寄存器。

部分积初始为0。

保留进位位。

右移时进位、部分积和剩余乘 数一起进行<mark>逻辑右移</mark>。

验证: A=14, B=13, A x B=182

## 原码乘法算法

- ◆ 用于浮点数尾数乘运算
- ◆ 符号与数值分开处理: 积符异或得到, 数值用无符号乘法运算

例:设 $[x]_{\bar{p}}=0.1110$ , $[y]_{\bar{p}}=1.1101$ ,计算 $[X\times Y]_{\bar{p}}$ 

解:数值部分用无符号数乘法算法计算:1110×1101=1011 0110

符号位: 0 ⊕ 1=1, 所以: [X×Y]<sub>原</sub>=1.10110110

原码一位乘法:每次只取乘数的一位判断,需n次循环,速度慢。

原码两位乘法:每次取乘数两位判断,只需n/2次循环,快一倍。

### P.94 表3.3

◆原码两位乘法递推公式:

 $00 : P_{i+1} = 2^{-2} P_i$ 

 $01 : P_{i+1} = 2^{-2} (P_i + X)$ 

10 :  $P_{i+1}=2^{-2}(P_i+2X)$ 

11 :  $P_{i+1}^{i+1} = 2^{-2} (P_i + 3X) = 2^{-2} (P_i + 4X - X)$ 

=2<sup>-2</sup> (Pi -X) +X

3X时,本次-X,下次+X!

y <sub>i-</sub>	<sub>1</sub> y <sub>i</sub>	T	操作	迭代公式
0	0	0	$0 \rightarrow T$	2 <sup>-2</sup> (P <sub>i</sub> )
0	0	1	$+X  0 \rightarrow T$	2 <sup>-2</sup> (P <sub>i</sub> + X)
0	1	0	$+X  0 \rightarrow T$	2 <sup>-2</sup> (P <sub>i</sub> + X)
0	1	1	+2X 0 → T	$2^{-2}(P_i + 2X)$
1	0	0	+2X 0 → T	$2^{-2}(P_i + 2X)$
1	0	1	-X 1 → T	$2^{-2}(P_i - X)$
1	1	0	–X 1 → T	$2^{-2}(P_i - X)$
1	1	1	1 → T	2 <sup>-2</sup> (P <sub>i</sub> )

T触发器用来记录下次是否要执行"+X" "-X"运算用"+[-X]<sub>\*</sub>"实现!

### 原码两位乘法举例

已知  $[X]_{g}$ =0.111001,  $[Y]_{g}$ = 0.100111,用原码两位乘法计算 $[X \times Y]_{g}$ 

解: 先用无符号数乘法计算111001×100111, 原码两位乘法过程如下:

FIRZII 111 000111

	$[ X ]_{P} = 000 \ 1110$	$ 001, [- X ]_{H} = 111 \ 000111$	
采用补码算术右	P	Y T	说明
移 ————————————————————————————————————	000 000000	1001 <u>11 0</u>	开始, P₀=0, T=0
为模8补码形式(**) 三位符号位),	+111 000111		$y_5y_6T=110$ , -X, $T=1$
为什么?	111 000111		P和Y同时右移2位
	111 110001	11 10 <u>01 1</u>	得 P <sub>l</sub>
若用模4补码,	+001 110010	<u>)                                    </u>	$y_3y_4T = 011$ , $+2X$ , $T=0$
石 用 候 作 に ら 则 P 和 Y 同 时 右	001 100011	Ц	P和Y同时右移2位
移2位时,得到	000 011000	1111 <u>10 0</u>	得 P <sub>2</sub>
的P3是负数,	+001 110010	<u> </u>	$y_1y_2T=100$ , $+2X$ , $T=0$
这显然是错误 ——	<b>→</b> 010 001010	,	P和Y同时右移2位
的!需要再增 加一位符号。	000 100010	101111 0	得 P3
NH ITI) つ。	加上符号位,得[	[X×Y] <sub>©</sub> =0. 100010101111	

### 补码乘法运算

◆用于定点整数乘法运算

因为 $[X \times Y]_{h^{\neq}}[X]_{h} \times [Y]_{h}$ ,故 不能直接用无符号乘法计算。

◆ 符号与数值统一处理

### Booth's Algorithm推导如下:

假定:  $[X]_{\dot{\gamma}}=x_{n-1}x_{n-2}$   $\cdots x_1x_0$ ,  $[Y]_{\dot{\gamma}}=y_{n-1}y_{n-2}$   $\cdots y_1y_0$ , 求:  $[X\times Y]_{\dot{\gamma}}=?$  基于以下补码性质:

令[Y]<sub>补</sub>= $y_{n-1}y_{n-2}$  …  $y_1y_0$  ,则Y= $-y_{n-1}\cdot 2^{n-1}+y_{n-2}\cdot 2^{n-2}+$  …  $y_1\cdot 2^1+y_0\cdot 2^0$  令:  $y_{-1}=0$ ,则:

当n=32时, Y=-
$$y_{31}$$
·2<sup>31</sup>+ $y_{30}$ ·2<sup>30</sup>+ ······  $y_1$ ·2<sup>1</sup>+  $y_0$ ·2<sup>0</sup> +  $y_{-1}$ ·2<sup>0</sup>

$$-y_{31}\cdot 2^{31} + (y_{30}\cdot 2^{31} - y_{30}\cdot 2^{30}) + \cdots + (y_0\cdot 2^1 - y_0\cdot 2^0) + y_{-1}\cdot 2^0$$

$$(y_{30} - y_{31})\cdot 2^{31} + (y_{29} - y_{30})\cdot 2^{30} + \cdots + (y_0 - y_1)\cdot 2^1 + (y_{-1} - y_0)\cdot 2^0$$

$$2^{-32} \cdot [XxY]_{\frac{1}{7}} = (y_{30} - y_{31}) X \cdot 2^{-1} + (y_{29} - y_{30}) X \cdot 2^{-2} + \cdots + (y_0 - y_1) \cdot 2^{-31} + (y_{-1} - y_0) \cdot 2^{-32}$$

$$= 2^{-1} (2^{-1} \cdot \cdot \cdot (2^{-1}(y_{-1} - y_0)X) + (y_0 - y_1)X) + \cdots + (y_{30} - y_{31})X)$$

部分积公式: P<sub>i</sub>=2<sup>-1</sup>(P<sub>i-1</sub>+ (y<sub>i-1</sub>-y<sub>i</sub>)X)

### Booth's 算法实质

end of run

o 1 1 1 1 0 beginning of run

◆当前位	右边位	操作	Example
1	0	减被乘数	000111 <u>10</u> 00
1	1	加0 (不操作)	00011 <u>11</u> 000
0	1	加被乘数	00 <u>01</u> 111000
0	0	加0 (不操作)	0 <u>00</u> 1111000

- ◆ 最初提出这种想法是因为在Booth的机器上移位操作比加法更快!
- ◆在"1串"中,第一个1时做减法,最后一个1做加法,其余情况只要移位。

同前面算法一样,将乘积寄存器右移一位。(这里是算术右移)

### 布斯算法举例

已知[X]<sub>补</sub> = 1 101,[Y]<sub>补</sub> = 0 110,计算[X $\times$ Y]<sub>补</sub>

 $[-X]_{\dot{k}\dot{k}} = 0011$ 

P	Y	У-1	说明↓
0 0 0 0	0110	0	设 $y_{-1} = 0$ , $[P_0] * = 0$ 。
		→1	y <sub>0</sub> y <sub>-1</sub> = 00,P、Y 直接右移一位√
0 0 0 0	0011	0	得[P₁]糾→
+0011			$y_1 y_0 = 10$ , $+[-X]_{k+e^{-1}}$
$0\ 0\ 1\ 1$		$\rightarrow 1$	P、Y 同时右移一位↵
0001	1001	1	得[P₂]* ↵
		<b>→</b> 1	y <sub>2</sub> y <sub>1</sub> =11,P、Y 直接右移一位↵
0 0 0 0	1100	1	得[P₃]糾↵
+1101			$y_3 y_2 = 01$ , $+[X]_{H^{-1}}$
1101		<b>→</b> 1	P、Y 同时右移一位↵
1110	1110	0	得[P₄]糾↩

验证: X = -3, Y = 6, X×Y= - 0010010B = -18, 结果正确!

# Booths Example: 2 x -3

Operation	Multiplicand	Product	mythical bit next?
0. initial value	0010	0000 1101 0	10 -> sub
1a. P = P - m	1110	+ 1110 1110 1101 0	shift P (sign ext)
1b.	0010	1111 0 <mark>110 1</mark> + 0010	01 -> add
2a.		0001 0110 1	shift P
2b.	0010	0000 10 <mark>11 0</mark> + 1110	10 -> sub
3a.	0010	1110 10 <mark>11 0</mark>	shift
3b.	0010	1111 010 <mark>1 1</mark>	11 -> nop
4a		1111 010 <mark>1 1</mark>	shift
4b.	0010	1111 1010 1	done
	最后乘积		

#### 补码两位乘法

◆补码两位乘可用布斯算法推导如下:

• 
$$[P_{i+1}]_{?|} = 2^{-1} ([P_i]_{?|} + (y_{i-1} - y_i)[X]_{?|})$$
  
•  $[P_{i+2}]_{?|} = 2^{-1} ([P_{i+1}]_{?|} + (y_i - y_{i+1})[X]_{?|})$   
=  $2^{-1} (2^{-1} ([P_i]_{?|} + (y_{i-1} - y_i)[X]_{?|}) + (y_i - y_{i+1})[X]_{?|})$   
=  $2^{-2} ([P_i]_{?|} + (y_{i-1} + y_i - 2y_{i+1})[X]_{?|})$ 

- ◆ 开始置附加位y<sub>-1</sub>为0,乘积寄 存器最高位前面添加一位附加 符号位0。
- ◆ 最终的乘积高位部分在乘积寄存器P中,低位部分在乘数寄存器Y中。
- ◆ 因为字长总是8的倍数,所以 补码的位数n应该是偶数,因 此,总循环次数为n/2。

y <sub>i+1</sub>	y <sub>i</sub>	<b>y</b> <sub>i-1</sub>	操作	迭代公式
0	0	0	0	2-2[P <sub>i</sub> ] <sub>* </sub>
0	0	1	+[X] <sub>ネト</sub>	2 <sup>-2</sup> {[P <sub>i</sub> ] <sub>* </sub> +[X] <sub>* </sub> }
0	1	0	+[X] <sub>ネト</sub>	$2^{-2}\{[P_i]_{i}+[X]_{i}\}$
0	1	1	+2[X] <sub>ネト</sub>	$2^{-2}\{[P_i]_{i}+2[X]_{i}\}$
1	0	0	+2[-X] <sub>补</sub>	2 <sup>-2</sup> {[P <sub>i</sub> ] <sub>补</sub> +2[-X] <sub>补</sub> }
1	0	1	+[-X] <sub>ネト</sub>	2 <sup>-2</sup> {[P <sub>i</sub> ] <sub>补</sub> +[-X] <sub>补</sub> }
1	1	0	+[-X] <sub>ネト</sub>	2 <sup>-2</sup> {[P <sub>i</sub> ] <sub>补</sub> +[-X] <sub>补</sub> }
1	1	1	0	2-2[P <sub>i</sub> ] <sub>* </sub>

#### 补码两位乘法举例

- ◆ 已知 [X]<sub>补</sub> = 1 101, [Y]<sub>补</sub> = 0 110, 用补码两位乘法计算[X×Y]<sub>补</sub>。
- ◆解: [-X]<sub>\*</sub>=0011, 用补码二位乘法计算[X×Y]<sub>\*</sub>的过程如下。

因此  $[X \times Y]$ 补=1110 1110 ,与一位补码乘法(布斯乘法)所得结果相同,但循环次数减少了一半。

验证: -3 ×6=-18 (-10010B)

#### 快速乘法器


- ◆前面介绍的乘法部件的特点
  - 通过一个ALU多次"加/减+右移"来实现
    - 一位乘法:约n次"加+右移"
    - 两位乘法:约n/2次"加+右移"


存在瓶颈: 所需时间随位数增多而加长


- ◆设计快速乘法部件的必要性
  - 大约1/3是乘法运算
- ◆快速乘法器的实现
  - 流水线方式
  - 硬件叠加方式(如: 阵列乘法器)
- ◆阵列乘法器
  - 用一个实现特定功能的组合逻辑单元构成一个阵列

## 流水线方式的快速乘法


- ◆ 为乘数的每位提供一个n位加法器
- ◆ 每个加法器的两个输入端分别是:
  - 本次乘数对应的位与被乘数相与的结果(即: 0或被乘数)
  - 上次部分积
- ◆ 每个加法器的输出分为两部分:
  - 和的最低有效位(LSB)作为本位乘积
  - 进位和高31位的和数组成一个32位数 作为本次部分积







### **Divide: Paper & Pencil**



#### ◆ 手算除法的基本要点

- 被除数与除数相减,够减则上商为1;不够减则上商为0。
- 每次得到的差为中间余数,将除数右移后与上次的中间余数比较。用中间余数减除数,够减则上商为1;不够减则上商为0。
- 重复执行第②步,直到求得的商的位数足够为止。

### 定点除法运算

#### ◆ 除前预处理

- ①若被除数=0且除数 $\neq 0$ ,或定点整数除法|被除数|<|除数|,则商为0,不再继续
- ②若被除数 $\neq$ 0、除数=0,则发生"除数为0"异常
- ③若被除数和除数都为0,则有些机器产生一个不发信号的NaN,即"quiet NaN"

当被除数和除数都 $\neq 0$ ,且商 $\neq 0$ 时,才进一步进行除法运算。

- ◆ 计算机内部无符号数除法运算
  - 与手算一样,通过被除数(中间余数)减除数来得到每一位商 够减上商1;不够减上商0
  - 基本操作为减法(用加法实现)和移位,故可与乘法合用同一 套硬件

### 完全模拟手工的无符号数除法硬件实现

#### 两个n位数相除的情况:


- (1) 定点正整数 (即无符号数 ) 相除: 在被除数的高位添n个0
- (2) 定点正小数(即原码小数)相除:在被除数的低位添加n个0

这样,就将所有情况都统一为:一个2n位数除以一个n位数

以下是64位数除以32位数 的除法器逻辑结构 64位除数寄存器,后n位为0

64位余数寄存器,初始为被除数

32位商寄存器,初始值为0



## 手工Divide Algorithm

#### 要点:

- 1. 余数-除数=新余数
- 2(a)新余数<0,商左移上0并恢复余数
- 2(b)新余数>=0,商左移上1
- 3. 除数右移

2a. Shift the Quotient register to the left setting the new rightmost bit to 1.

2b. Restore the original value by adding the Divisor reg to the Remainder reg and place the sum in the Remainder reg. Also shift the Quotient register to the left, setting the new LSB to 0

No: < 33 repetitions

Remainder < 0

Start

Remainder register, and place the result in the

Test Remainder

1. Subtract the Divisor register from the

Remainder register.

Remainder >=0

n位除法需 n+1步

3. Shift the Divisor register right1 bit.

33rd repetition?

**Done** 

举例: 7/2 = 3 余1

Yes: 33 repetitions

### **Divide Algorithm--example**

```
D: 0010 0000 R: 0000 0111 -D = 1110 0000
              Q: 0000
                        D: 0010 0000 R: 1110 0111
1: R = R-D Q: 0000
2b: +D, sl Q, 0 Q: 0000
                        D: 0010 0000 R: 0000 0111
                        D: <u>0001 0000</u> R: 0000 0111 -D = 1111 0000
3: Shr D Q: 0000
                        D: 0001 0000 R: 1111 0111
1: R = R-D Q: 0000
2b: +D, sl Q, 0 Q: 0000
                        D: 0001 0000 R: 0000 0111
                        D: <u>0000 1000</u> R: 0000 0111 -D = 1111 1000
3: Shr D
               Q: 0000
1: R = R-D Q: 0000
                        D: 0000 1000 R: 1111 1111
2b: +D, sl Q, 0
               Q: 0000
                        D: 0000 1000 R: 0000 0111
                        D: <u>0000 0100</u> R: 0000 0111 -D = 1111 1100
3: Shr D
               Q: 0000
1: R = R-D
               Q: 0000
                        D: 0000 0100 R: 0000 0011
2a: sl Q, 1 Q: 0001
                        D: 0000 0100 R: 0000 0011
                        D: <u>0000 0010</u> R: 0000 0011 -D = 1111 1110
3: Shr D
               Q: 0001
1: R = R-D
               Q: 0001
                        D: 0000 0010 R: 0000 0001
2a: sl Q, 1
          Q: <u>0011</u>
                        D: 0000 0010 R: 0000 0001
                                                    验证: 7/2=3余1
                        D: <u>0000 0001</u> R: 0000 0001
3: Shr D
               Q: 0011
```

问题: Q中第一个"0"说明什么? 说明没有"溢出",它不是真正的商!

### 完全模拟手工的无符号数除法硬件实现

问题:第一次试商为1,说明什么? 溢出!

若是无符号整数运算(2n位除以n位),则说明将会得到多于n+1位的商,因而结果"溢出"(即:无法用n位表示商)。

例: 1111 1111/1111 = 1 0001

若是两个n位数相除,则肯定不会溢出,为什么?

最大商为:0000 1111/0001=1111


若是浮点数中尾数原码小数运算,则说明尾数部分有"溢出",可通过浮点数的"右规"消除"溢出"。所以,在浮点数运算器中,第一次得到的商"1"要保留。

例: 0.11110000/0.1000=+1.1110


### 对手算除法算法的观察

- ◆ 1/2 bits in divisor(除数寄存器) always 0
- ◆ 能否考虑只用32位除数寄存器和32位ALU?
- ◆可用余数左移代替除数右移
- ◆ 可使商通过和余数一起左移来取消商寄存器
  - 开始时先使余数左移一位 (问题: 为什么可这样做?)
  - 两个寄存器的结合以及循环内次序的调换使得余数被多左移了一次。 所以最后一步余数寄存器的左半边的余数必须向右移一位。

因为结果肯定不"溢出", 故第1次商肯定为0 ,不 用先做减法试商,而将第 一步换成先左移,可减少 一次迭代



#### 无符号数除法算法的硬件实现



- ◆除数寄存器Y: 存放除数。
- ◆ 余数寄存器R:初始时高位部分为高32位被除数;结束时是余数。
- ◆ 余数/商寄存器Q:初始时为低32位被除数;结束时是32位商。
- ◆ 循环次数计数器Cn: 存放循环次数。初值是32, 每循环一次, Cn减1, 当Cn=0时, 除法运算结束。
- ◆ ALU:除法核心部件。在控制逻辑控制下,对于寄存器R和Y的内容进行"加/减"运算,在"写使能"控制下运算结果被送回寄存器R。

#### **Divide Algorithm example**

验证: 7/2=3余1 -D=1110

和书中的例子稍有不同,书中没有省略判 断溢出的过程。

D: 0010 R: 0000 0111 从例子可看出:

ShIR D: 0010 R: 0000 1110 每次上商为0时,需做加法

R = R-D D: 0010 R: 1110 1110 以"恢复余数"。所以,称

+D, sl R, 0 D: 0010 R: 0001 1100 为"恢复余数法

R = R-D D: 0010 R: 1111 1100

+D, sl R, 0 D: 0010 R: 0011 1000 也可在下一步运算时把当前

R = R-D D: 0010 R: 0001 1000 多减的除数补回来。这种方

sl R, 1 D: 0010 R: 0011 0001 法称为"不恢复余数法",又

R = R-D D: 0010 R: 0001 0001 称"加减交替法"。

sl R, 1 D: 0010 R: 0010 0011

Shr R(rh) D: 0010 R: 0001 0011

最后余数需向 右移一位。

#### 不恢复余数除法(加减交替法)

#### 恢复余数法可进一步简化为"加减交替法"

根据恢复余数法(设B为除数,Ri为第i次中间余数),有:

• 若Ri<0,则商上"0",做加法恢复余数,即:

$$R_{i+1}=2(R_i+2^n|B|)-2^n|B|=2R_i+2^n|B|$$
 ("负, 0, 加")

• 若Ri>0,则商上"1",不需恢复余数,即:

$$R_{i+1}=2R_i-2^n|B|$$
 ("正,1,减")

#### 省去了恢复余数的过程

注意:最后一次上商为"O"的话,需要"纠余"处理,即把试商时被减掉的除数加回去,恢复真正的余数。

不恢复余数法也称为加减交替法

### 带符号数除法

#### ◆原码除法

- o商符和商值分开处理
  - 商的数值部分由无符号数除法求得
  - 商符由被除数和除数的符号确定: 同号为〇, 异号为1
- o余数的符号同被除数的符号

#### ◆补码除法

- o方法1: 同原码除法一样,先转换为正数,先用无符号数除法,然后修正商和余数。
- o方法2:直接用补码除法,符号和数值一起进行运算,商符直接 在运算中产生。

两个n位补码整数除法运算,被除数需要进行符号扩展。

若被除数为2n位,除数为n位,则被除数无需扩展。

#### 原码除法举例

已知 [X]<sub>原</sub> = 0.1011 [Y]<sub>原</sub> = 1.1101

用恢复余数法计算[X/Y]原

解: 商的符号位: 0 ⊕ 1 = 1

减法操作用补码加法实现

,是否够减通过中间余数 的符号来判断,所以中间 余数要加一位符号位。

 $[|X|]_{\dot{k}\dot{k}} = 0.1011$ 

 $[|Y|]_{k} = 0.1101$ 

 $[-|Y|]_{\dot{k}\dot{k}} = 1.0011$ 

小数在低位扩展0

思考:若实现无符号数相除,即1011除以1101,则有何不同?结果是什么?

确认 余数寄存器 R 余数/商寄存器 Q 说 明↩ 不溢 0000 01011 开始 R₀=X↵ 出时  $R_1 = X - Y_{+}$ +10011 可省 00000  $R_1 < 0$ ,则  $q_4 = 0$ 。 11110 恢复余数: R<sub>l</sub>=R<sub>l</sub>+ Y↓ +01101略 01011 得 R<sub>i</sub> = 2R1(R和Q同时左移,空出一位商)→ 00000 0110 +10011  $R_2 = 2R_1 - Y_{+}$ 01001 000101  $R_2 > 0$ ,则  $q_3 = 1$ 4 00|01| 2R<sub>2</sub> (R和Q同时左移,空出一位商)→ 10010 +10011  $R_3 = 2R_2 - Y_{+}$ 00101 00|011 R<sub>3</sub>>0,则q<sub>2</sub>=1₽ 2R<sub>3</sub> (R和Q同时左移,空出一位商)↓ 0011 01010 +10011 R<sub>3</sub>=2R<sub>2</sub>−Y + 11101 00110  $R_4 < 0$ ,则  $q_1 = 0$ + 恢复余数: R₄=R₄+Y↩ +01101 01010 00110 得 R<sub>4 ≠</sub> 2R4 (R和Q同时左移,空出一位商)→ 0110 10100  $R_5 = 2R_4 - Y_{\leftarrow}$ +10011 00111 01101  $R_S > 0$ ,则  $q_0 = 1 \iota \iota$ 

商的最高位为 0,说明没有溢出,商的数值部分为:1101。 $\psi$  所以,[X/Y] $_{\mathbb{R}}$ =1.1101 (最高位为符号位),余数为 0.0111× 2 $^{4}$ 。 $\psi$ 

## 原码除法举例

已知 [X] <sub>原</sub>	= 0.1011
---------------------	----------

 $[Y]_{\bar{R}} = 1.1101$ 

用加减交替法计算[X/Y]原 --

解: [|X|]<sub>补</sub> = 0.1011

 $[|Y|]_{k} = 0.1101$ 

 $[-|Y|]_{\dot{*}\dot{!}} = 1.0011$ 

#### "加减交替法"的要点:

正、1、减

负、0、加

得到的结果与恢复

余数法一样!

	余数寄存器R	余数/商寄存器 Q	说	明
_				

		<u> </u>
01011	0000	开始 R₀= X√
+10011	_	$R_l = X - Y_{\ell'}$
11110	0000	R₁<0,则 q₄=0,没有溢出↩
11100	0000	2R₁(R和Q同时左移,空出一位商)→
+01101		$R_2 = 2R_1 + Y_{+}$
01001	00001	R <sub>2</sub> >0,则q <sub>3</sub> =1↩
10010	00010	2R₂ (R和Q同时左移,空出一位商)↓
+10011		$R_3=2R_2-Y\psi$
00101	00011	R <sub>3</sub> >0,则q <sub>2</sub> =1↩
01010	0011	2R₃ (R和Q同时左移,空出一位商)↓
+10011		$R_3=2R_2-Y +$
11101	00110	R4<0, 则q1=0↩
11010	0110	2R4 (R和Q同时左移,空出一位商)↓
+01101		$R_5=2R_4+Y_{e'}$
00111	01101	$R_5 > 0$ ,则 $q_0 = 1$ 4

问题:用被除数(中间余数)减除数试商时,怎样确定是否"够减"?

中间余数的符号!

补码除法能否这样来判断呢?

### 实现补码除法的基本思想

- ◆补码除法判断是否"够减"的规则
  - (1) 当被除数(或中间余数)与除数同号时,做减法,若新余数的符号与除数符号一致表示够减,否则为不够减;
  - (2) 当被除数(或中间余数)与除数异号时,做加法,若得到的新余数的符号与除数符号一致表示不够减,否则为够减。

#### 上述判断规则用表表示为:

中间 余数R	除数Y	新中间余数: R-Y(正商)		新中间余数: R+Y(负商)	
赤数氏		0	1	0	1
0	0	够减	不够减		
0	1			够减	不够减
1	0			不够减	够减
1	1	不够减	够减		

#### 实现补码除法的基本思想

#### 从上表可得到补码除法的基本算法思想:

(1) 运算规则:

当被除数(或中间余数)与除数同号时,做减法; 异号时,做加法。

(2) 上商规则:

若余数符号不变,则够减,商1;

否则不够减,商0。

商为正时: 若新余数与除数符号一致,则够减,商1;

否则不够减,商0。(原码)

商为负时: 若新余数与除数符号不一致, 够减, 商0;

否则不够减,商1。(反码)

补码除法也有:恢复余数法和不恢复余数法

### 补码恢复余数法

- ◆ 算法要点:
- (1) 操作数的预置:

除数装入除数寄存器Y,被除数经符号扩展后装入余数寄存器R和余数/商寄存器O。

- (2) R和Q同步串行左移一位。
- (3) 若R与Y同号,则R = R-Y; 否则R = R+Y, 并按以下规则确定商值 $q_0$ :
  - ① 若中间余数R、Q = 0或R操作前后符号未变,表示够减,则 $q_0$ 置 1,转下一步;
  - ② 若操作前后R的符号已变,表示不够减,则 $q_0$ 置 O,恢复R值后转下一步;
- (4) 重复第(2)和第(3)步,直到取得n位商为止。
- (5) 若被除数与除数同号,则Q中就是真正的商;否则,将Q求补后是真正的商。

(即: 若商为负值,则需要"各位取反,末位加1"来得到真正的商)

(6) 余数在R中。

问题:如何恢复余数?通过"做加法"来恢复吗?

无符号数(或原码)除法通过"做加法"恢复余数,但补码不是!

若原来为R = R-Y, 则执行R = R+Y来恢复余数, 否则, 若原来是R = R+Y, 则执行R = R-Y。

## 举例: 7/3=? (-7)/3=?

112 41 4 224	0000 0111	*
	Q M=001 111	1
	1110	
+ 1101	减	
	1110	
+ 0011	恢复(	加)商()
0000 1	1110	,
<b>←</b> 0001 1	11 <mark>0</mark> 0	
<u>+ 1101</u>		
	L100	
+ 0011	恢复(	加)商 <mark>0</mark>
	1100	
	1000	
+ 1101	减	<b>.</b>
	1001 符同商	<b>1</b>
	<b>)01</b> 0	
+ 1101	减	
	<b>)010</b> 标有/-	hn । रहे <b>०</b>
+ 0011	恢复()	川))闵U
0001	0010	

余:0001/商:0010

验证: 7/3 = 2, 余数为1

被除数: 1111 1001 除数 0011 M = 00111111 1001 **←**1111 0010 加 +00110010 0010 恢复(减)商0 +11011111 0010 **←**1110 0100 +0011 加 0001 0100 恢复(减)商0 +11011110 0100 **←**1100 1000 加 **+0011** 符同商1 1111 1001 **←**1111 **0010** +0011 加 0010 0010 恢复(减)商0 **+1101** 1111 **0010** 

商为负数, 需求补: 0010→1110

余:1111/商:1110

验证: -7/3 =- 2, 余数为-1

#### 补码不恢复余数法

- ◆ 算法要点:
- (1) 操作数的预置:

除数装入除数寄存器Y,被除数经符号扩展后装入余数寄存器R和余数/商寄存器Q。

(2) 根据以下规则求第一位商q<sub>n</sub>:

若被除数X与Y同号,则R1=X-Y; 否则R1=X+Y,并按以下规则确定商值 $q_n$ :

- ① 若新的中间余数R1与Y同号,则 $q_n$ 置 1 ,转下一步;
- ② 若新的中间余数R1与Y异号,则q<sub>n</sub>置0,转下一步;

q<sub>n</sub>用来判断是否溢出,而不是真正的商。以下情况下会发生溢出:是余数和除数之间 若X与Y同号且上商 $q_n$ =1,或者,若X与Y异号且上商 $q_n$ =0。

- (3) 对于i =1到n, 按以下规则求出n位商:
  - ① 若Ri与Y同号,则q<sub>n-i</sub>置 1 ,Ri+1 = 2Ri -[Y]补,i = i +1;
  - ② 若Ri与Y异号,则q<sub>n-i</sub>置0,Ri+1 =2Ri+[Y]补,i = i +1;
- (4) 商的修正:最后一次Q寄存器左移一位,将最高位 $q_n$ 移出,最低位置上商 $q_0$ 。若被除数 与除数同号, Q中就是真正的商: 否则, 将Q中商的末位加1。 商已经是"反码"
- (5) 余数的修正: 若余数符号同被除数符号,则不需修正,余数在R中;否则,按下列规则 进行修正: 当被除数和除数符号相同时,最后余数加除数: 否则,最后余数减除数。

补码不恢复余数法也有一个六字口诀"同、1、减; 异、0、加"。其运算过程也呈加/ 减交替方式,因此也称为"加减交替法"。

判断是否同号与恢复余数 法不同,不是新老余数!

同号则够减,商1? 异号则不够减,商0?

错!参看前面的表

#### 举例: -9/2

将X=-9和Y=2分别表示成 5位补码形式为:

[X]补 = 1 0111

[Y]补 = 0 0010

被除数进行符号扩展为:

[X]补=11111 10111

[-Y] 补 = 1 1110

#### 同、1、减 异、0、加

X/Y=-0100B=-4, 余数为-0001B=-1 将各数代入公式: "除数×商+余数=被除数 "进行验证,得: 2×(-4)+(-1)=-9

余数寄存器R	余数/商寄存器 Q		说 明+	
11111	10111	Ŧ	开始 R₀=[X	[+
 +00010			$R_l=[X]+[Y]$	]+
 00001	10111		Rı 与[Y]同 <sup>-</sup>	号,则 q5=1↓
00011	01111		2R <sub>l</sub> (R和	⊋同时左移,空出一位上商1)↓
+11110			$R_2 = 2R_1 + [-$	Y] <sub>€</sub> <sup>1</sup>
 00001	01111		R₂与[Y]同 <sup>9</sup>	号,则 q₄=1,↓
 00010	11111	(	2R <sub>2</sub> (R和の	⊋同时左移,空出一位上商1)↓
+11110			R <sub>3</sub> =2R <sub>2</sub> +[-	-Y] <sub>+</sub> /
 00000	11111		R₃与[Y]同 <sup>4</sup>	号,则 q₃= 1↩
00001	11111		2R3(R和0	⊋同时左移,空出一位上商1)↓
+11110			R <sub>4</sub> =2R <sub>3</sub> ±[-	-Y]↓
 11111	11111		R4 与[Y]异·	号,则 q <sub>2</sub> =0+
 11111	1 1 1 1 0		2R4 (R和	Q 同时左移,空出一位上商 O) 🕡
+00010			$R_5 = 2R_4 + [$	
00001	1 1 1 1 0		Rs 与[Y]同 <sup>4</sup>	号,则 q <sub>1</sub> =1,↓
 00011	11101		2R <sub>5</sub> (R和	Q 同时左移,空出一位上商 1) ≠
+11110			R6=2R5#[-	-
00001	11011		R <sub>6</sub> 与[Y]同·	号,则 qo=1,Q 左移,空出一位上商1
+11110	+ 1		商为负数,	末位加1;减除数以修正余数4
11111	11100	<b>₽</b>		
新以,[X/Y] "=1	1100。 全数为 1111	1. +		

所以,[X/Y] #=11100。 余数为 11111。

### 快速除法器

问题:可以像乘法一样用32个Adder同时进行加/减运算来实现流水线方式的快速除法器吗?

不行!每次做加法还是减法,必须要知道上次余数的符号。


- ◆ 很难实现流水化
- ◆ 比快速乘法器更难 实现。阵列除法器 比阵列乘法器复杂

右图是实现对两个正数 按不恢复余数法进行相 除的阵列除法器

第一次总是做减法,故 P=1使第一行做减法;

中间行最高位进位Co 确定商和下次做加/减 ,故Co连到Qi和下一 行控制线P

 $s = x \oplus (p \oplus y) \oplus ci$   $Co = (x + Ci) (p \oplus y) + xCi$  p = 0时, $s = x \oplus y \oplus Ci$ ,Co = xy + yCi + xCip = 1时, $s = x \oplus y \oplus Ci$ ,Co = xy + yCi + xCi




p=1时,输入y被取反,CAS作为全减器单元

#### 定点运算部件

- ◆综合考虑各类定点运算算法后,发现:
  - 所有运算都可通过"加"和"移位"操作实现
     以一个或多个ALU(或加法器)为核心,加上移位器和存放中间临时结果的若干寄存器,在相应控制逻辑的控制下,可以实现各种运算。
- ◆运算部件通常指ALU、移位器、寄存器组,加上用于数据选择的多路选择器和实现数据传送的总线等构成的一个运算数据通路。
  - 可用专门运算器芯片实现(如: 4位运算器芯片AM2901)
  - 可用若干芯片级联实现(如4个AM2901构成16位运算器)
  - 现代计算机把运算数据通路和控制器都做在CPU中,为实现高级流水线,CPU中有多个运算部件,通常称为"功能部件"或"执行部件"。

"运算器(Operate Unit)"、"运算部件(Operate Unit)"、"功能部件(Function Unit)"、"执行部件(Execution Unit)"和"数据通路(DataPath)"的含义基本上一样,只是强调的侧面不同。



#### AM2901A的功能和结构

- ◆ 核心是4位ALU(含移位器),可实现A+B、A-B、B-A和"与"、"或"、"异或"等
  - 进位入C0、进位出Cn+4、组进位传递/溢出P\*/O、组进位生成/符号G\*/N
    - 串行级联时, C0和Cn+4用来串行进位传递
    - 多级级联时,后两个信号用作组进位传递信号P\*和组进位生成信号G\*
  - ALU的操作数来自主存或寄存器, B输入端还可以是Q寄存器
- ◆ 4位双口GRS(16个), 一个写入口、两个读口A和B
  - $A_0-A_3$ 为读口A的编号, $B_0-B_3$ 为写口或读口B的编号
  - A和B口可同时读出,分别LA和LB送到多路选择器MUX的输入端
- ◆ 一个Q寄存器和Q移位寄存器,主要用于实现乘/除运算
  - 乘法的部分积和除法的中间余数都是双倍字长,需放到两个单倍字长寄存器中,并对其同时串行左移(除法)或右移(乘法)
  - Q寄存器就是乘数寄存器或商寄存器。因此,也被称为Q乘商寄存器
  - ALU移位器和Q移位器一起进行左移或右移,移位后,ALU移位器内容送 ALU继续进行下次运算,而Q移位器内容送Q乘商寄存器。
- ◆ 将ALU的结果进行判"0"后可通过Z输出端将"零"标志信息输出,
- ◆ ALU、MUX、移位器等的控制信号来自CCU,通过对指令操作码 $I_0$ - $I_8$ 译码,得到控制信号

#### AM2901A的功能和结构

- ◆ 思考题:如何用AM2901A芯片实现乘/除运算?
  - ① R0被预置为0/被除数高位,Q寄存器被预置为0/被除数低位,R1被预置为被乘数/除数
  - ② 控制ALU执行"加"或"减",并使ALU移位器和Q移位器同时 "右移" / "左移"

(移位后ALU移位器中是高位部分积/中间余数,Q移位器中是低位部分积/中间余数)

- ③ ALU移位器送ALU的A端,Q移位器送Q寄存器后,再送回Q 移位器
- ④ 反复执行第②、③两个步骤,直到得到所有乘积位或商

### MIPS中的乘、除运算处理

- ◆指令: mult , multu; div , divu
- ◆ MIPS中有一对32位寄存器Hi & Lo (相当于Q乘商寄存器)
- ◆ 乘法和除法运算的硬件相同:
  - 仅需做加、减和64位寄存器的左/右移位
  - Hi和Lo结合起来实现64位寄存器
    - 乘法: Hi中存放高32位积, Lo中存放低32位积
    - 除法: Hi中存放remainder, Lo中存放 quotient

问题:如何

判断溢出?

- ◆ mflo/mfhi指令用来把Lo/Hi中的32位数据取到通用寄存器
- ◆ 两种乘法指令都忽略overflow, 而由软件自行处理溢出
  - 软件通过mfhi指令取出Hi寄存器来判断是否溢出
  - 溢出判断规则: Hi中为以下数值时不溢出, 否则溢出
    - 无符号数乘指令(multu)时:全0
    - 带符号数乘(mult)时: Lo中的符号
- ◆ MIPS指令不处理"除数为0",由软件自行处理

#### 十进制数的加减运算

- ◆ 有的机器有十进制加减法指令,用于对BCD码进行加减运算。所以这些机器中必须要有相应的十进制加减运算逻辑。
- ◆ 以NBCD码(8421码)为例,讨论十进制整数的加减运算。
- ◆ 一般规定数符在最高位 1100: 正, 1101: 负

或 0: 正, 1: 负

例如: +2039 1100 0010 0000 0011 1001


或 00010000000111001

**-1265 1101 0001 0010 0110 0101** 

1 0001 0010 0110 0101

符号和数值部分分开处理!

### 十进制加法运算举例



例2 25+39=64 0010 0101 +0011 1001 (1110)<sub>2</sub>>9 0101 1110 0110 0100

例3 27+39=66 0010 0111 +0011 1001 0101 0000 1 0110 0110 0110

低位有进位,则 进到高位,同时 该低位"+6"校正

问题:本位和在什么 范围内需"+6"校正?

- ◆结果<=9时,不需校正;大于9 或有进位时,需"+6"校正
- ◆最高位有进位时,发生溢出

大于9: 1010,1011,.....,1111

有进位: 10000,10001,10010和10011

最大为19: 2x9+1=19, 范围为

10~19

#### 一位十进制加法器

当结果在10~19之间时,需校正 。(最大可能: 2x9+1=19)。即: **S0 S2 S1 S**3 1x1x或11xx或有进位(C4\*=1) 所以,校正逻辑表达式: C4 C=C4\*+S3\*S1\*+S3\*S2\* HA FA FA HA **S0**\* **S3**\* **S2**\* **S1**\* FA HA FA FA C4\*

**A3 B3** 


A2 B2

A1 B1

**A0 B0** 

#### n位十进制加法器

◆ n个一位十进制加法器 =〉 一个n位十进制串行加法器



### 十进制减法运算

- ◆ 方法:
  - "加补码": N₁-N₂=N₁+(10<sup>n</sup>-N₂) (mod 10<sup>n</sup>)
- ◆ 十进制数的补码求法:
  - 每位求反,末位加"1"
- ◆ 一位十进制数(NBCD码)求反的方法,有:
  - 对各二进位求反,再"+10"
  - 先"+6", 再各位求反
  - 直接用求反电路
- ◆ 只要在加法器基础上增加求补逻辑和最终结果的修正逻辑。

例: 
$$[7]_{\overline{\triangleright}} = \overline{0} \, \overline{1} \, \overline{1} \, \overline{1} + 1010 = 1000 + 1010 = 0010 = 2$$
  
=0 1 1 1 + 0110 = 1101 = 0010 = 2

# 十进制减法运算举例

例1 309-125=184

例2 125-309 =-184

加补码: 309+875=184

 $125+691=-184 \pmod{10^3}$ 

0011 0000 1001

+1000 0111 0101

1011 0111 1110

0110

0110

0001 0010 0101

+0110 1001 0001

0111 1011 0110

0110

10001 1000 0100

1000 0001 0110

进位为1,表示被减数大于减数,结果为正

无进位,表示差 值为负数,故应 将结果取补 取补

-0001 1000 0100

减法运算肯定不会溢出!

### 小结

# 逻辑运算、移位运算、扩展运算等电路简单主要考虑算术运算

- ◆ 定点运算涉及的对象 无符号数:带符号整数(补码);原码小数:移码整数
- ◆ 定点运算: (ALU实现基本算术和逻辑运算, ALU+移位器 实现其他运算)
  - **补码加/减**:符号位和数值位一起运算,减法用加法实现。同号相加时可能溢出
  - 原码加/减:符号位和数值位分开运算,用于浮点数 尾数加/减运算
  - 移码加减:移码的和、差等于和、差的补码,用于浮点数阶码加/减运算

### 小结

#### 乘法运算:

无符号数乘法:"加"+"右移"

原码(一位/两位)乘法:符号和数值分开运算,数值部分用无符号数乘法实现,用于浮点数尾数乘法运算。

补码(一位/两位)乘法:符号和数值一起运算,采用Booth算法。

快速乘法器:流水化乘法器、阵列乘法器

#### 除法运算:

无符号数除法:用"加/减"+"左移",有恢复余数和不恢复余数两种。

原码除法: 符号和数值分开, 数值部分用无符号数除法实现, 用于浮点数尾数除法运算。

补码除法:符号位和数值位一起。有恢复余数和不恢复余数两种。

快速除法器: 很难实现流水化除法器, 可实现阵列除法器

- ◆ 定点部件: ALU、GRS、MUX、Shifter、Q寄存器等,CU控制执行
- **◆ 十进制数加、减运算及运算部件**

# 浮点数运算

#### 主 要内容

- ◆ 指令集中与浮点运算相关的指令(以MIPS为例)
  - 涉及到的操作数
    - 单精度浮点数
    - 双精度浮点数
  - 涉及到的运算
    - 算术运算: 加/减/乘/除
- ◆ 浮点数加减运算
- ◆ 浮点数乘除运算
- ◆ 浮点数运算的精度问题

# MIPS浮点运算指令的总结

- ◆浮点操作数的表示
  - 32位单精度浮点数 / 64位双精度浮点数
- ◆浮点数的运算
  - 加法 / 减法 / 乘法 / 除法

问题: IA-32中浮点 数寄存器是80位,这 会给float和double 类型变量的运算带来 什么隐患?

例子:将以下程序编译为MIPS汇编语言

```
Float f2c (float fahr)
{
    return ((5.0 / 9.0) * (fahr-32.0));
}
```

假设变量fahr存放在\$f12中,返回结果存放在\$f0中。

三个常数存放在通过\$gp能访问到的存储单元中。

```
f2c : lwcl $f16, const5($gp)
lwcl $f18, const9($gp)
div.s $f16, $f16, $f18
lwcl $f18, const32($gp)
sub.s $f12, $f12, $f18
mul.s $f0, $f16, $f12
jr $ra
```

# 有关Floating-point number的问题

实现一套浮点数运算指令,要解决的问题有:

#### **Issues**:

- Representation(表示):
   Normalized form (规格化形式) 和 Denormalized form
   单精度格式 和 双精度格式
- ° Range and Precision (表数范围和精度)
- ° Arithmetic (+, -, \*, / )
- ° Rounding(舍入)
- <sup>°</sup> Exceptions (e.g., divide by zero, overflow, underflow) (异常处理:如除数为0,上溢,下溢等)
- ° Errors (误差) 与精度控制

# 浮点数运算及结果

设两个规格化浮点数分别为 A=Ma·2<sup>Ea</sup> B=Mb·2<sup>Eb</sup>,则:

上述运算结果可能出现以下几种情况: SP最大指数为多少? 127!

阶码上溢:一个正指数超过了最大允许值 = $\rangle$ + $\infty$ /- $\infty$ /溢出

阶码下溢:一个负指数超过了最小允许值 =〉+0/-0 SP最小指数为多少?

尾数溢出:最高有效位有进位 = > 右规 尾数溢出,结果不一定溢出

非规格化尾数:数值部分高位为0=〉左规

右规或对阶时,右段有效位丢失 =〉尾数舍入 运算过程中添加保护位

IEEE建议实现时为每种异常情况提供一个自陷允许位。若某异常对应的位为1,则发生相应异常时,就调用一个特定的异常处理程序执行。

#### IEEE754标准规定的五种异常情况

- ① 无效运算(无意义)
  - 运算时有一个数是非有限数,如:
     加/减∞、0 x ∞、∞/∞等
  - 结果无效,如: 源操作数是NaN、0/0、x REM 0、∞ REM y 等
- ② 除以0(即: 无穷大)
- ③ 数太大(阶码上溢):对于SP,指阶码 E >1111 1110 (指数大于127)
- ④ 数太小(阶码下溢):对于SP, 指阶码 E < 0000 0001(指数小于-126)
- ⑤ 结果不精确(舍入时引起),例如1/3,1/10等不能精确表示成浮点数 上述情况硬件可以捕捉到,因此这些异常可设定让硬件处理,也可设定让 软件处理。让硬件处理时,称为硬件陷阱。

注:硬件陷阱:事先设定好是否要进行硬件处理(即挖一个陷阱),当出现相应异常时,就由硬件自动进行相应的异常处理(掉入陷阱)。

# 浮点数加/减运算

◆十进制科学计数法的加法例子

$$0.123 \times 10^5 + 0.560 \times 10^2$$

#### 其计算过程为:

$$0.123 \times 10^{5} + 0.560 \times 10^{2} = 0.123 \times 10^{5} + 0.000560 \times 10^{5}$$
  
=  $(0.123 + 0.00056) \times 10^{5} = 0.123 \times 10^{5}$   
=  $0.124 \times 10^{5}$ 

进行尾数加减运算前,必须"对阶" 计算机内部的二进制运算也一样!/

最后还要考虑舍入

- ◆"对阶"操作:目的是使两数阶码相等
  - 小阶向大阶看齐,阶小的那个数的尾数右移,右移位数等于两个阶码差的绝对值
  - IEEE 754尾数右移时,要将隐含的"1"移到小数部分,高位补0, 移出的低位保留到特定的"附加位"上

# 浮点数加/减运算-对阶

问题:如何对阶?

通过计算[ $\Delta E$ ]<sub> $\lambda$ </sub>来判断两数的阶差:

 $[\Delta E]_{i} = [Ex - Ey]_{i} = [Ex]_{i} + [-[Ey]_{i}]_{i} \pmod{2^{n}}$ 

问题:在 $\Delta E$ 为何值时无法根据[ $\Delta E$ ] $_{in}$ 来判断阶差? 溢出时!

例如,4位移码,Ex=7,Ey=-7,则[ $\Delta$ E] $_{ih}$ =1111+1111=1110, $\Delta$ E<0,错!

问题:对IEEE754 SP格式来说, $|\Delta E|$ 大于多少时结果就等于阶大的那个数? 24!

**1.xx...x** → 0.00...01xx...x(右移24位后,尾数变为0)

问题: IEEE754 SP格式的偏置常数是127,这会不会影响阶码运算电路的复杂度? 对计算 $[Ex-Ey]_{i}$ (mod  $2^n$ )没有影响

 $[\Delta E]_{ih} = 256 + Ex - Ey = 256 + 127 + Ex - (127 + Ey)$ = 256 +  $[Ex]_{ik} - [Ey]_{ik} = [Ex]_{ik} + [-[Ey]_{ik}]_{ih}$  (mod 256)

但[Ex+Ey]<sub>務</sub>和 [Ex-Ey]<sub>務</sub>的计算会变复杂! 浮点乘除运算涉及之。

### 浮点数加减法基本要点

(假定: Xm、Ym分别是X和Y的尾数, Xe和Ye 分别是X和Y的阶码)

- (1) 求阶差: △e=Ye Xe (假定 Ye > Xe,则结果的阶码为Ye)
- (2) 对阶:将Xm右移△e位,尾数变为 Xm 2 Xe-Ye (保留右移部分:附加位)
- (3) 尾数加减: Xm 2 Xe-Ye ± Ym
- (4) 规格化:

当尾数高位为0,则需左规:尾数左移一次,阶码减1,直到MSB为1 每次阶码减1后要判断阶码是否下溢(比最小可表示的阶码还要小) 当尾数最高位有进位,需右规:尾数右移一次,阶码加1,直到MSB为1 每次阶码加1后要判断阶码是否上溢(比最大可表示的阶码还要大) 阶码溢出异常处理:阶码上溢,则结果溢出;阶码下溢,则结果为0

- (5) 如果尾数比规定位数长,则需考虑舍入(有多种舍入方式)
- (6) 若尾数是0,则需要将阶码也置0。为什么?

尾数为0说明结果应该为0,即:阶码和尾数为全0。

# 浮点数加法运算举例

Example: 用二进制形式计算 0.5 +(- 0.4375) =?

解:  $0.5 = 1.000 \times 2^{-1}$ ,  $-0.4375 = -1.110 \times 2^{-2}$ 

对 阶: -1.110 x 2<sup>-2</sup> → -0.111 x 2<sup>-1</sup>

加 减: 1.000 x 2<sup>-1</sup> +( -0.111 x 2<sup>-1</sup> ) = 0.001 x 2<sup>-1</sup>

规格化: 0.001 x 2<sup>-1</sup> → 1.000 x 2<sup>-4</sup>

判溢出: 无

结果为: 1.000 x 2<sup>-4</sup> = 0.0001000 = 1/16 = 0.0625

问题: 为何IEEE 754 加减运算右规时最多只需一次?

因为即使是两个最大的尾数相加,得到的和的尾数也不会达到4,故尾数的整数部分最多有两位,保留一个隐含的"1"后,最多只有一位被右移到小数部分。


### IEEE 754 浮点数加法运算

在计算机内部执行上述运算时,必须解决哪些问题?

- (1) 如何表示? 用IEEE754标准!
- (2) 如何判断阶码的大小? 求[ $\Delta E$ ]<sub>补</sub>=?
- (4) 如何进行尾数加减? 隐藏位还原后,按原码进行加减运算,附加位一起运算
- (5) 何时需要规格化,如何规格化?
  - 士1x.xx....x 形式时,则右规:尾数右移1位,阶码加1 士0.0...01x...x 形式时,则左规:尾数左移k位,阶码减k
- (6) 如何<u>舍入</u>? <sup>±</sup> 0.0...01x...x 形式时,则左规:尾数左移k位,阶码减
  - 最终须把附加位去掉,此时需考虑舍
- (7) 如何判断溢出? 入 (IEEE754有四种舍入方式)
  - 若最终阶码为全1,则上溢;若尾数为全0,则下溢

### IEEE 754 浮点数加法运算举例

```
已知x=0.5, y=-0.4375, 求x+y=? (用IEEE754标准单精度格式计算)
解: x=0.5=1/2=(0.100...0)2=(1.00...0)2x2<sup>-1</sup>
    y=-0.4325=(-0.01110...0)_2=(-1.110..0)_2\times 2^{-2}
   [x]浮=0 01111110,00...0 [y]浮=1 01111101,110...0
  对阶: [ △ E]补=0111 1110 + 1000 0011=0000 0001, △ E=1
   故对y进行对阶: [y] = 1 0111 1110 1110...0(高位补隐藏位)
  尾数相加: 01.0000...0 + (10.1110...0) = 00.00100...0
         (原码加法,最左边一位为符号位)
  左规: +(0.00100...0)2x2<sup>-1</sup>=+(1.00...0)2x2<sup>-4</sup>
         (阶码减3,实际上是加了三次1111111)
        [x+y]浮=0 0111 1011 00...0
       x+y=(1.0)_2x2^{-4}=1/16=0.0625
```



# 浮点数乘/除法基本要点

◆ 浮点数乘法: A\*B =(Ma\*Mb)·2 Ea+Eb

 ◆ 浮点数除法: A/B = (Ma/Mb)·2 Ea-Eb
 浮点数除法: 原码乘/除运算。

浮点数乘/除法步骤

(Xm、Ym分别是X和Y的尾数, Xe和Ye 分别是X和Y的阶码)

(1) 求阶: Xe ± Ye + 127

(2) 尾数相乘除: Xm \*/Ym (两个形为1.xxx的数相乘/除)

(3) 两数符号相同,结果为正;两数符号相异,结果为负;

(4) 当尾数高位为0, 需左规; 当尾数最高位有进位, 需右规。

(5) 如果尾数比规定的长,则需考虑舍入。

(6) 若尾数是0,则需要将指数也置0。

(7) <u>阶码溢出判断</u>

问题1:乘法运算结果最多左规几次?最多右规几次?

问题2:除法呢? 大规格表面,不需去规! 最多右规1次!

左规次数不定! 不需右规!

# 求阶码的和、差

#### 设Ex和Ey分别是两个操作数的阶码, Eb是结果的阶码, 则:

 阶码加法公式为: Eb ← Ex+Ey+129 ( mod 2<sup>8</sup>) [E1+ E2]移 = 127 + E1+ E2 = 127 + E1+127 + E2 -127 = [E1]移 + [E2]移 -127 = [E1]移 + [E2]移 +[-127] 补 = [E1]移 + [E2]移 +10000001B ( mod 2<sup>8</sup>) • 阶码减法公式为: Eb ← Ex+[-Ey]补+127 ( mod 2<sup>8</sup>) [E1- E2]移 = 127 + E1- E2 = 127+E1-(127+E2)+127 = [E1]移-[E2]移 +127 = [E1]移+[-[E2]移]补+0111111B ( mod 28)

### 举例

#### 设Ex和Ey分别是两个操作数的阶码,Eb是结果的阶码

例: 若两个阶码分别为10和-5, 求10+(-5)和10-(-5)的移码。

解: Ex = 127+10 =137=1000 1001B

 $Ey = 127 + (-5) = 122 = 0111 \ 1010B$ 

[-Ey]补= 1000 0110B

将Ex和Ey代入上述公式,得:

 $Eb = Ex+Ey+129 = 1000\ 1001 + 0111\ 1010 + 1000\ 0001$ 

 $= 1000 \ 0100B = 132 \ (mod \ 2^8)$ 

其阶码的和为132-127=5,正好等于10+(-5)=5。

Eb = Ex+[-Ey]补+127 = 1000 1001 + 1000 0110 +0111 1111

 $= 1000 1110B = 142 \pmod{2^8}$ 

其阶码的差为142-127 = 15, 正好等于10 - (-5) = 15。

**BACK** 

# Extra Bits(附加位)

"Floating Point numbers are like piles of sand; every time you move one you lose a little sand, but you pick up a little dirt."

"浮点数就像一堆沙,每动一次就会失去一点'沙',并捡回一点'脏'"

如何才能使失去的"沙"和捡回的"脏"都尽量少呢? 在后面加附加位!

加多少附加位才合适?

Add/Sub: 无法给出准确的答案!

1.xxxxx 1.xxxxx 1.xxxxxx

+ <u>1.xxxxx</u> <u>0.001xxxxxx</u> <u>-1.xxxxxxxxxx</u>

1x.xxxxy 1.xxxxxyyy 1x.xxxxyyy 0.0...0xxxx

IEEE754规定: 中间结果须在右边加2个附加位 (guard & round)

Guard bit(保护位): 在significand右边的位

Rounding bit( $舍 \lambda \dot{\omega}$ ): 在保护位右边的位

**BACK** 

附加位的作用:用以保护对阶时右移的位或运算的中间结果。

附加位的处理: ①左规时被移到significand中; ② 作为舍入的依据。

# Rounding Digits(舍入位)

举例:十进制数,最终有效位数为3,假定采用两位附加位。

问题: 若没有舍入位, 采用就近

舍入到偶数,则结果是什么?

结果为2.36!精度没有2.37高!

$$0.0253 * 10^{2}$$

注: ULP=units in

the last place.

IEEE Standard: four rounding modes (<u>用图说明</u>)

round to nearest (default)
round towards plus infinity (always round up)
round towards minus infinity (always round down)
round towards 0

round to nearest: 简称为就近舍入到偶数


round digit < 1/2 then truncate (截取)

> 1/2 then round up (add 1 to ULP)

= 1/2 then round to nearest even digit

可以证明默认方式得到的平均误差最小。

### IEEE 754的舍入方式的说明



(Z1和Z2分别是结果Z的最近可表示的左、右数)

(1)就近舍入: 舍入为最近可表示的数 7

非中间值: 0舍1入;

中间值:强迫结果为偶数-慢

如: 附加位为

01: 舍

11: 入

10: (强迫结果为偶数)

例: 1.110111 → 1.1110; 1.110101 → 1.1101; 1.110110 → 1.1110; 1.111110 → 10.0000;

- (2)朝+∞方向舍入:舍入为Z2(正向舍入)
- (3)朝-∞方向舍入:舍入为Z1(负向舍入)
- (4)朝0方向舍入: 截去。正数: 取Z1; 负数: 取Z2

# IEEE 754的舍入方式的说明

IEEE 754通过在舍入位后再引入"粘位sticky bit"增强精度加减运算对阶过程中,若阶码较小的数的尾数右移时,舍入位之后有非0数,则可设置sticky bit。 举例:

1.24 x  $10^4$  + 5.09 x  $10^1$  分别采用一位、二位、三位附加位时,结果各是多少? (就近舍入到偶数)

尾数精确结果为1.24509, 所以分别为: 1.24, 1.24, 1.25

**BACK** 

### 溢出判断

#### 以下情况下,可能会导致阶码溢出

- 左规(阶码 1)时
  - 左规(-1)时:先判断阶码是否为全0,若是,则直接 置阶码下溢;否则,阶码减1后判断阶码是否为全0,若 是,则阶码下溢。
- 右规(阶码 +1) 时
  - 右规(+1)时,先判断阶码是否为全1,若是,则直接置阶码上溢;否则,阶码加1后判断阶码是否为全1,若是,则阶码上溢。

问题: 机器内部如何减1?  $+[-1]_{i} = +11...1$ 

### 举例

以下情况下,可能会导致阶码溢出(续)

- 乘法运算求阶码的和时
  - 若Ex和Ey最高位皆1,而Eb最高位是0或Eb为全1,则阶码上溢
  - 若Ex和Ey最高位皆0,而Eb最高位是1或Eb为全0,则阶码下溢
- 除法运算求阶码的差时
  - 若Ex的最高位是1, Ey的最高位是0, Eb的最高位是0或Eb为全1, 则阶码上溢。
  - 若Ex的最高位是0, Ey的最高位是1, Eb的最高位是1或Eb为全0, 则阶码下溢。

例: 若Eb = 0000 0001,则左规一次后,结果的阶码 Eb =?

解: Eb = Eb+[-1]<sub>补</sub> = 0000 0001 + 1111 1111 = 0000 0000 阶码下溢!

例:若Ex=1111 1110, Ey=1000 0000,则乘法运算时,结果的阶码 Eb=?

# 实例:PowerPC和80x86中的浮点部件

- ◆ PowerPC中的浮点运算
  - 比MIPS多一条浮点指令: 乘累加指令
    - 将两个操作数相乘,再与另一个操作数相加,作为结果操作数
    - 可用一条乘累加指令代替两条MIPS浮点指令
    - 可为中间结果多保留几位,得到最后结果后再考虑舍入,精度高
    - 利用它来实现除法运算和平方根运算
  - 浮点寄存器的数量多一倍(32xSPR, 32xDPR)
- ◆ 80x86中的浮点运算
  - 采用寄存器堆栈结构: 栈顶两个数作为操作数
  - 寄存器堆栈的精度为80位 (MIPS和PowerPC是32位或64位)
  - 所有浮点运算都转换为80位扩展浮点数进行运算,写回存储器时,再转换位32位(float)或64位(double),有时会发生奇怪的现象
  - 由浮点数访存指令自动完成转换
  - 指令类型:访存、算术、比较、函数(正弦、余弦、对数等)

# 小结

- ◆ 浮点运算指令(以MIPS为参考)
- ◆ 浮点数的表示(IEEE754标准)
  - 单精度SP(float)和双精度DP(double)
    - 规格化数(SP): 阶码1~254, 尾数最高位隐含为1
    - 0(阶为全0, 尾为全0)
    - ∞(阶为全1, 尾为全0)
    - NaN(阶为全0, 尾为非0)
    - 非规数(阶为全1, 尾为非0)
- ◆ 浮点数加减运算
  - 对阶、尾数加减、规格化(上溢/下溢处理)、舍入
- ◆ 浮点数乘除运算
  - 求阶、尾数乘除、规格化(上溢/下溢处理) 、舍入
- ◆ 浮点数的精度问题
  - 中间结果加保护位、舍入位(和粘位)
  - 最终进行舍入(有四种舍入方式)
    - 就近(中间值强迫为偶数)、+∞方向、-∞方向、0方向
    - 默认为"就近"舍入方式

### 本章总结(1)

#### 定点数运算: 由ALU + 移位器实现各种定点运算

- ◆ 移位运算
  - 逻辑移位:对无符号数进行,左(右)边补0,低(高)位移出
  - 算术移位:对带符号整数进行,移位前后符号位不变,编码不同,方式不同。
  - 循环移位: 最左(右)边位移到最低(高)位,其他位左(右)移一位。
- ◆ 扩展运算
  - 零扩展:对无符号整数进行高位补0
  - 符号扩展:对补码整数在高位直接补符
- ◆ 加减运算
  - 补码加/减运算:用于整数加/减运算。符号位和数值位一起运算,减法用加法实现。同号相加时,若结果的符号不同于加数的符号,则会发生溢出。
  - 原码加/减运算:用于浮点数尾数加/减运算。符号位和数值位分开运算,同号相加,异号相减;加法直接加;减法用加负数补码实现。
- ◆ 乘法运算:用加法和右移实现。
  - 补码乘法:用于整数乘法运算。符号位和数值位一起运算。采用Booth算法。
  - 原码乘法:用于浮点数尾数乘法运算。符号位和数值位分开运算。数值部分用无符号数乘法实现。
- ◆ 除法运算:用加/减法和左移实现。
  - 补码除法:用于整数除法运算。符号位和数值位一起运算。
  - 原码除法:用于浮点数尾数除法运算。符号位和数值位分开运算。数值部分用无符号数除法实现。

### 本章总结(**2**)

- ◆ 浮点数运算:由多个ALU + 移位器实现
  - 加减运算
    - 对阶、尾数相加减、规格化处理、舍入、判断溢出
  - 乘除运算
    - 尾数用定点原码乘/除运算实现, 阶码用定点数加/减运算实现。
  - 溢出判断
    - 当结果发生阶码上溢时,结果发生溢出,发生阶码下溢时,结果为0。
  - 精确表示运算结果
    - 中间结果增设保护位、舍入位、粘位
    - 最终结果舍入方式:就近舍入/正向舍入/负向舍入/截去四种方式。

#### ◆ ALU的实现

- 算术逻辑单元ALU:实现基本的加减运算和逻辑运算。
- 加法运算是所有定点和浮点运算(加/减/乘/除)的基础,加法速度至关重要
- 进位方式是影响加法速度的重要因素
- 并行进位方式能加快加法速度
- 通过"进位生成"和"进位传递"函数来使各进位独立、并行产生