

学号

姓名

专业

年级

院/系

装订线
请勿超线

安徽大学 20 22—20 23 学年第 2 学期

《 计算机组成与体系结构 》考试试卷（B 卷）

（闭卷 时间 120 分钟）

考场登记表序号_____

题 号	一	二	三	四	五	六	七	总分
得 分								
阅卷人								

得分

一、 单项选择题（每题 2 分，共 20 分）

从给定选项中，选择一个最合适的答案，填入下面的答题框内：

题号	1	2	3	4	5	6	7	8	9	10
答案										

1. 若某数 x 的真值为 -0.1010 ，在计算机中该数表示为 1.0110 ，则该数所用的编码为（ ）。
A. 原码 B. 补码
C. 反码 D. 移码
2. 在微程序控制器中，机器指令与微指令的关系是（ ）。
A. 每条机器指令由一条微指令来执行。
B. 每条机器指令由一段用微指令编程的微程序来解释执行。
C. 一段机器指令组成的程序可由一条微指令来执行
D. 一条微指令由若干条机器指令组成。
3. 浮点数运算的溢出判断，取决于（ ）。
A. 尾数是否上溢 B. 尾数是否下溢
C. 阶码是否上溢 D. 阶码是否下溢
4. Cache 的地址映像中，若主存中的任一块均可映射到 Cache 内的任一块的位置上，称作（ ）方式。
A. 直接映射 B. 全相联映射
C. 组相联映射 D. 间接映射
5. 堆栈常用于（ ）。
A. 数据移位 B. 程序转移
C. 保护程序现场 D. 输入、输出
6. 指令中采用不同的寻址方式，其主要目的是（ ）。
A. 可以实现操作码的扩展
B. 实现存储程序和程序控制
C. 缩短指令长度、扩大寻址空间、提高编程的灵活性。
D. 降低指令译码的难度。

7. 微程序控制器中，一条机器指令通常是由（ ）来解释执行的。
A. 一段微程序 B. 一个微命令
C. 一条微指令 D. 一个微操作
8. 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（ ）。
A. 11001011 B. 11010110 C. 11000001 D. 11001001
9. 某计算机字长 32 位，其存储容量为 8MB，若按半字编址，它的寻址范围是（ ）。
A. 8MB B. 8M C. 4M D. 4MB
10. 假定用若干个 1K*8 位的芯片组成一个 8K*8 位的存储器，则地址 0910H 所在芯片的起始地址是（ ）。
A. 0000H B. 0600H
C. 0700H D. 0800H

得分	
----	--

二、 填空题（共 10 分）

填空题答题卡：

- (1) _____ (2) _____ (3) _____ (4) _____ (5) _____
(6) _____ (7) _____ (8) _____ (9) _____ (10) _____

1. 浮点数的表示范围取决于____(1)____的位数，浮点数的表示精度取决于____(2)____的位数，浮点数的正负取决于____(3)____，____(4)____在浮点数的表示中是隐含规定的。（4 分）
3. CPU 与外设接口交换信息的方式有以下几种，其中____(5)____下，CPU 被外设独占；而____(6)____下支持 CPU 与外设并行工作，并且可以用于突发事件的处理；____(7)____用于高速、大批量的数据传送，并由硬件实现。
4. Cache 是为了解决 CPU 和主存之间 ____ (8) ____ 不匹配而采用的一项重要硬件技术。
5. 动态半导体存储器的刷新一般有集中刷新、分散刷新和 ____ (9) ____ 三种方式。
6. 系统总线按传输信息的不同分为地址总线、数据总线和 ____ (10) ____ 三大类。

得分	
----	--

三、计算题（共 50 分）

1. 设浮点数的格式为：阶码 5 位，包含一位符号位，尾数 7 位，包含一位符号位，阶码和尾数均用补码表示，排列顺序为：

阶符（1 位）	阶码（4 位）	数符（1 位）	尾数（6 位）
---------	---------	---------	---------

则按上述浮点数的格式：若 $(X)_{10} = 9/32$ ， $(Y)_{10} = -1.75$ ，

- (1) 求 X 和 Y 的规格化浮点数表示形式。（4 分）
- (2) 使用规格化浮点数，计算 $X+Y$ ，写出计算过程和结果。（6 分）

2. CPU 执行一段程序时, cache 完成存取的次数为 3800 次, 主存完成存取的次数为 200 次, 已知 cache 存取周期为 50ns, 主存存取周期为 250ns。求 cache 的命中率 h 、平均访问时间 T_a 和 cache /主存系统的效率 E 。(10 分)

3. 有一个 $64k \times 16$ 位的存储器, 由 $16k \times 1$ 位的 DRAM 芯片 (芯片内是 128×128 结构) 构成, 存储器读/写周期为 500ns。试问:

(1) 需要多少片 DRAM 芯片? (2 分)

(2) 采用异步刷新方式, 如单元刷新闻隔不超过 2ms, 则刷新信号周期是多少? (4 分)

(3) 如果采用集中刷新方式, 存储器刷新一遍最少用多少时间? (4 分)

4. 某处理器包含一片内 Cache, 容量为 8K 字节, 且采用 4 路组相联结构, 块的大小为 4 个

32 位字。当 Cache 未命中时，以分组方式从主存读取 4 个字到 Cache，假定主存容量为 16M 字节。请说明：

(1) Cache 共分多少组？（5 分）

(2) 写出主存的字节地址的格式，并说明地址格式中的不同字段的作用和位数；（5 分）

5.

OP	X	D
6 位	2 位	8 位

图中 X 为寻址特征位，且 X=0 时，不变址；X=1 时，用变址寄存器 X1 进行变址；X=2 时，用变址寄存器 X2 进行变址；X=3 时，相对寻址。设 (PC)=1234H, (X1)=0037H, (X2)=1122H, 确定下列指令的有效地址（均用十六进制表示，H 表示十六进制）（10 分）

- (1) 4420H (2) 2244H (3) 1322H (4) 3521H (5) 6723H

得分	
----	--

四、综合应用题（共 20 分）

1. 设 CPU 共有 16 根地址线、8 根数据线，并用 $\overline{MREQ}$ 作访存控制信号，用 $R/\overline{W}$ 作读写控制信号。要求主存地址空间分配为：0000H-1FFFH 为系统 ROM 区，4000H-BFFFH 为系统 RAM 区。ROM 芯片容量为 4K×8 位，控制信号为 $\overline{CS}$ 。RAM 芯片容量为 16K×8 位，控制信号为 $R/\overline{W}$ 和 $\overline{CS}$ 。

(1) 计算每种芯片需要多少片。

- (2) 写出每个芯片的起始地址和结束地址。
- (3) 画出 CPU 与芯片的连接图，构成存储系统（可采用 74LS138 和适当门电路）。



