

学号

姓名

专业

年级

院/系

安徽大学 2023—2024 学年第 1 学期

《数字逻辑》考试试卷（A 卷）

（闭卷 时间 120 分钟）

考场登记表序号_____

题号	一	二	三	四	五	总分
得分						
阅卷人						

一、选择题（共 10 题，每题 2 分，共 20 分，请将答案按题号填在答题框相应位置处，在其他地方填写答案不得分）

得分

题号	1	2	3	4	5	6	7	8	9	10
答案										

1. 计算机键盘上有 101 个按键，若用二进制代码进行编码，则至少用（ ）位二进制码。

A、6 B、7 C、8 D、101

2. 逻辑函数的描述有多种，下列仅（ ）描述是唯一的。

A、逻辑函数表达式 B、真值表 C、逻辑图 D、文字说明

3. 若 $A + B = 1$ ，则 $A \oplus B =$ （ ）。

A、 $\overline{AB}$ B、 $\overline{A} \cdot \overline{B}$ C、 $\overline{A} \cdot B$ D、 $A \cdot \overline{B}$

4. 已知 $L(A, B, C) = \sum m(3, 4, 6, 7)$ ，则 $\overline{L} =$ （ ）。


A、 $\sum m(3, 4, 6, 7)$ B、 $\sum m(0, 1, 3, 4)$ C、 $\sum m(0, 1, 2, 5)$ D、 $\sum m(0, 1, 2, 6)$

5. 下列（ ）电路输出端不可以直接并联使用。

A、CMOS 与非门 B、CMOS 电路的 OD 门

C、TTL 电路的 OC 门 D、三态门

6. 逻辑电路如右图所示，若电路的输出 Y 为 1，则输入 A、B、C 的取值应为（ ）。



A、101 B、011 C、110 D、111

7. 逻辑函数 $F = A(B + C)$ 的对偶函数是 ()。

A、 $F^* = AB + C$

B、 $F^* = A + BC$

C、 $F^* = AB + AC$

D、 $F^* = \bar{A} + \bar{B}\bar{C}$


8. 用集成四位全加器 74283 和组合逻辑电路设计的代码转换电路如下图所示, 设电路输入 $DCBA$ 为余三码, 若要电路输出 $S_3S_2S_1S_0$ 的编码为 8421BCD 码, 则 74283 的加数 $B_3B_2B_1B_0$ 对应的输入为 ()。

A、 $B_3 = 0, B_2 = 0, B_1 = 1, B_0 = 1$

B、 $B_3 = 1, B_2 = 1, B_1 = 0, B_0 = 1$

C、 $B_3 = 0, B_2 = 0, B_1 = B_0 = AC + BC + D$

D、 $B_3 = 0, B_2 = B_1 = AC + BC + D, B_0 = 0$




9. 为将 D 触发器转换为 T 触发器, 右图所示电路的虚线框内是 ()。

A、或非门

B、与非门

C、异或门

D、同或门




10. 电路如下图所示, 其对应的最简与或表达式为 ()。

A、 $F = AC + \bar{A}B + \bar{A}\bar{C}$

B、 $F = \bar{A} + \bar{B}C$

C、 $F = AC + AB + \bar{A}\bar{C}$

D、 $F = A\bar{B} + B\bar{C}$



二、填空题 (共 5 题, 每题 2 分, 共 10 分)

得分	
----	--

1. $(10010011.10000011)_{8421BCD} = (\text{_____})_D$ 。

2. 为了构成 $32K \times 8$ 位的 RAM, 需要_____片 $4K \times 4$ 位的 RAM。

3. 8 线-3 线优先编码器 74LS148 接通电源后, 若编码信号输入从 $\bar{I}_0 \sim \bar{I}_7$ 依次为 01000110, 则其对应的编码输出为_____。

4. 在外接脉冲作用下, 单稳态触发器可以由稳态翻转到_____。

5. 某电视机水平-垂直扫描发生器需要一个分频器将 31500Hz 的脉冲转换为 60Hz 的脉冲, 欲构成此分频器至少需要_____个触发器。

学号

姓名

专业

年级

院/系


线

订



装

三、简答题（共 3 题，每题 5 分，共 15 分）


1. 如图所示是一个已编程的 $2^4 \times 4$ 位的 ROM 阵列图，试写出各数据输出端 D_3 、 D_2 、 D_1 、 D_0 的逻辑函数标准与或式。



2. 分析下图所示电路，假设所有触发器的初始状态均为 0，时钟脉冲 CP 的波形如下图所示，画出在该时钟脉冲 CP 的作用下 Q_0 、 Q_1 的波形图。



3. 用 4 位双向移位寄存器 74194 和 4 位数值比较器 7485 构成的 4 位可编程序列码检测电路如下图所示，输入序列为 X，检测标志为 Z。试简述该 4 位可编程序列码检测电路的工作原理。




得分	
----	--

四、综合分析题（共 3 题，第 1、2 题给 10 分，第 3 题 15 分，共 35 分）


1. 下图所示为实现 8421BCD 码到 7 段码转换的显示译码器框图。当显示译码器输入端 A 、 B 、 C 、 D 输入为 8421BCD 码，电路输出 $a \sim g$ 能驱动共阴极数码管显示 0~9 十个字形。输入无效码为约束项。要求：

- (1) 写出 g 段的真值表；
- (2) 写出 g 段对应的标准与或式（含约束项）；
- (3) 采用卡诺图法对 g 段的逻辑函数进行化简，写出最简与或式。



2. 试分析下图所示由同步十六进制加法计数器 74LS161 构成的计数器。要求：

- (1) 求出计数器的模值 M ；
- (2) 若将 74LS161 换成同步十进制加法计数器 74LS160，求出计数器的模值。




院/系



第 5 页 共 8 页

2. 用同步十六进制加法计数器 74LS161、3 线-8 线译码器 74LS138 和必要门电路，试设计一个周期波形发生电路，使其输出 Z 的波形如图所示。要求：（1）写出设计过程；（2）画出电路图。（芯片图可参考附录）



学号

姓名

专业


年级

院/系

附录:


(1) 74LS138 功能表

输入					输出							
ST_A	$\overline{ST}_B + \overline{ST}_C$	A_2	A_1	A_0	$\bar{Y}_7$	$\bar{Y}_6$	$\bar{Y}_5$	$\bar{Y}_4$	$\bar{Y}_3$	$\bar{Y}_2$	$\bar{Y}_1$	$\bar{Y}_0$
0	×	×	×	×	1	1	1	1	1	1	1	1
×	1	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1	1	1	1
1	0	1	1	0	1	0	1	1	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1	1	1



(2) 74LS151 功能表

使能端	地址端			输出
$\overline{E}$	A_2	A_1	A_0	Y
1	×	×	×	0
0	0	0	0	D_0
0	0	0	1	D_1
0	0	1	0	D_2
0	0	1	1	D_3
0	1	0	0	D_4
0	1	0	1	D_5
0	1	1	0	D_6
0	1	1	1	D_7




(3) 74194 功能表

输入										输出				说明
清 零 $\overline{CLR}$	工作方式 控制		时钟 CLK	串行		并行								
	S_1	S_0		S_L	S_R	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	
0	×	×	×	×	×	×	×	×	×	0	0	0	0	清零
1	×	×	0	×	×	×	×	×	×	Q_3	Q_2	Q_1	Q_0	保持
1	1	1	↑	×	×	d_3	d_2	d_1	d_0	d_3	d_2	d_1	d_0	并行置数
1	0	1	↑	×	1	×	×	×	×	Q_2	Q_1	Q_0	1	右移
1	0	1	↑	×	0	×	×	×	×	Q_2	Q_1	Q_0	0	
1	1	0	↑	1	×	×	×	×	×	1	Q_3	Q_2	Q_1	左移
1	1	0	↑	0	×	×	×	×	×	0	Q_3	Q_2	Q_1	
1	0	0	×	×	×	×	×	×	×	Q_3	Q_2	Q_1	Q_0	保持

(4) 74LS161 功能表

$\overline{R_D}$	$\overline{LD}$	EP	ET	$CP(CLK)$	Q_3	Q_2	Q_1	Q_0
0	×	×	×	×	0	0	0	0
1	0	×	×	↑	D_3	D_2	D_1	D_0
1	1	0	1	×	保持			
1	1	×	0	×	保持 (CO=0)			
1	1	1	1	↑	加法计数			



The diagram shows the pinout of the 74LS161 4-bit binary counter. It is a square package with pins 1 through 16. The top pins (1-4) are labeled Q_0, Q_1, Q_2, Q_3 from left to right. The bottom pins (16-13) are labeled $\overline{R_D}, D_0, D_1, D_2, D_3, \overline{LD}$ from left to right. The left pins (12-9) are labeled EP, ET, CP from top to bottom. The right pin (8) is labeled CO . The chip is labeled "74LS161" in the center.