#### Grupo ARCOS

## uc3m Universidad Carlos III de Madrid

## Tema 4 (II) El procesador


Estructura de Computadores Grado en Ingeniería Informática




#### Contenidos


- Elementos de un computador
- Organización del procesador
- 3. La unidad de control
- 4. Ejecución de instrucciones
- Diseño de la unidad de control
- 6. Modos de ejecución
- 7. Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo


## Unidad de control





#### Unidad de control





- Cada una de las **señales de control** es **función** del valor **de**:
  - ▶ El contenido del RI
  - El contenido de RE
  - El momento del tiempo

- Para cada instrucción máquina:
  - Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj
  - 2. Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
  - 3. Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj

#### Para cada instrucción máquina:


- Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj
- 2. Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
- 3. Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj

#### Instrucción

mv R0 R1



Secuencia de **operaciones elementales** 




PC++

decodificación

R0 < -R1




Secuencia de **señales de control** por cada operación elemental




- Para cada instrucción máquina:
  - Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj
  - 2. Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
  - 3. Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj

### Técnicas de control

Unidad de control cableada



Unidad de control microprogramada




## Ejemplo

Diseño de una unidad de control para un juego de 4 instrucciones máquina:

#### Instrucciones a considerar:


```
> add Rd, Rf: Rd <- Rd + Rf
> lw Rd, dir: Rd <- MP[dir]
> sw Rf, dir: MP[dir] <- Rf
> bz R, dir: if (R==0) PC<- dir</pre>
```

## Máquina de estados para el ejemplo




#### Técnicas de control

- **Dos técnicas** de diseñar y construir una unidad de control:
  - a) Lógica cableada
  - b) Lógica almacenada (microprogramación)



### Unidad de control cableada

- Construcción mediante puertas lógicas, siguiendo los métodos de diseño lógico.
- Características:
  - Laborioso y costoso el diseño y puesta a punto del circuito
  - Difícil de modificar:
    - rediseño completo.
  - Muy rápida (usado en computadores RISC)




# Unidad de control almacenada. Microprogramación


Idea básica:

Emplear una memoria (memoria de control) donde almacenar las señales de cada ciclo de cada instrucción.

- Características:
  - Fácil modificación
    - Actualización, ampliación, etc...
    - ▶ Ej.: Ciertas consolas, *routers*, etc.
  - Fácil tener instrucciones complejas
    - EJ.: Rutinas de diagnóstico, etc.
  - Fácil tener varios juegos de instrucciones
    - Se pueden emular otros computadores.
  - ► HW simple ⇒ difícil microcódigo




# Estructura general de una unidad de control microprogramada



### Unidad de control almacenada.


#### Microinstrucciones



- Microinstrucción: A cada palabra que define el valor de cada señal de control en un ciclo de una instrucción/fetch/CRI
- Las microinstrucciones
  - tienen un bit por cada señal de control.
  - cadena de l's y 0's que representa el estado de cada señal de control durante un período de una instrucción.

### Unidad de control almacenada.

### Microprograma y microcódigo



- Microprograma: conjunto ordenado de microinstrucciones, que representan el cronograma de una instrucción máquina.
- Microcódigo: conjunto de los microprogramas de una máquina.

### Contenido de la memoria de control



- FETCH: traer sig. Instrucción
  - Ciclo Reconocimiento Int.
  - IR<- Mem[PC], PC++, salto-a-C.O.</p>
- Microprograma:
   uno por instrucción de ensamblador
  - Traer resto de operandos (si hay)
    - Actualizar PC en caso de más operandos
  - Realizar la instrucción
  - Salto a FETCH

# Estructura de la unidad de control microprogramada


#### Tres condiciones básicas:

- I. Memoria de control suficiente para almacenar todos los microprogramas correspondientes a todas las instrucciones.
- Procedimiento para asociar a cada instrucción su microprograma
  - Procedimiento que convierta el código de operación de la instrucción en la dirección de la memoria de control donde empieza su microprograma.
- Mecanismo de secuenciación para ir leyendo las sucesivas microinstrucciones, y para bifurcar a otro microprograma cuando termina el que se está ejecutando.

#### Dos alternativas:


- 1. Secuenciamiento explícito.
- 2. Secuenciamiento implícito.

# Estructura de UC microprogramada con secuenciamiento explícito




- Memoria de control guarda todos los μprogramas, donde cada μinstrucción proporciona la μdirección de la μinstrucción siguiente
- El CO representa la μDirección de la primera μinstrucción asociado a la instrucción máquina

# Estructura de UC microprogramada con secuenciamiento explícito




- Memoria de control guarda todos los μprogramas, donde cada μinstrucción proporciona la μdirección de la μinstrucción siguiente
- Problema: gran cantidad de memoria de control para el secuenciamiento de instrucciones, necesario almacena la µdirección siguiente


# Estructura de U.C. microprogramada con secuenciamiento implícito





- Memoria de control guarda todos los microprogramas de forma consecutiva en la memoria de control
- La ROM/PLA asocia a cada instrucción su microprograma (primera µdirección
- Siguiente μinstrucción (+1), µbifurcaciones condicionales ο µbucles





**Control Memory** 














En el Registro de Instrucción el CO





**Control Memory** 

 $\mu$ IO μI1 ROM (co2µAddr) fetch μΙΚ (jump to μProg) μAddr for 1st μI of μP 0 0 μAddr for 1<sup>st</sup> μI of μP 1 μIO μP 1 μI1 N  $\mu$ Addr for 1<sup>st</sup>  $\mu$ I of  $\mu$ P N μIM (jump to fetch)



### Formato de las microinstrucciones


Formato de la microinstrucción: especifica el nº de bits y el significado de cada uno de ellos.



- Las señales se agrupan por campos:
  - Señales triestado de acceso a bus
  - Señales de gobierno de la ALU
  - Señales de gobierno del banco de registros
  - Señales de gobierno de la memoria
  - Señales de control de los multiplexores


## Máquina de estados del ejemplo

Ejemplo para un computador con solo 4 instruc. máquina



## Microinstrucciones para el ejemplo

Ejemplo para un computador con solo 4 instruc. máquina




## Microcódigo para el ejemplo


add r1, r2
lw r1, dir
bz dir
sw r1


	00	Cl	C2	C3	C4	C5	92	C2	T1	T2	Т3	T4	T5	9L	T7	8L	41 L	T10	LE	MA	MB1	MB0	MI	M2	M7	R	*	Та	Дq	_
ufetch0	1	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	1
ufetch1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	fetch
ufetch2	0	0	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
µadd0	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	add
μlw0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
μw1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	lw
µlw2	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	
μsw0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
µsw1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	0	sw
µsw3	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	
µbz0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	bz
μbz1	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	


## Ejemplo de unidad de control microprogramada para el ejemplo





## Unidad de control de WepSIM











A0	В	C3	C2	CI	C0	Acción		
0	0	0	0	0	0	Siguiente µDirección		
0	ı	0	0	0	0	Salto incondicional a MADDR		
0	0	0	0	0	I	Salto condicional a MADDR si INT = I (*)		
0	I	0	0	I	0	Salto condicional a MADDR si IORdy = 0 (*)		
0	I	0	0	I	I	Salto condicional a MADDR si MRdy = 0 (*)		
0	0	0	I	0	0	Salto condicional a MADDR si U = I (*)		
0	0	0	I	0	I	Salto condicional a MADDR si I = I (*)		
0	0	0	I	I	0	Salto condicional a MADDR si Z = I (*)		
0	0	0	I	I	I	Salto condicional a MADDR si N = I (*)		
0	0	I	0	0	0	Salto condicional a MADDR si O = I (*)		
I	0	0	0	0	0	Salto a μProg. (ROM c02μaddr)		
I	I	0	0	0	0	Salto a fetch (µDir = 0)		

- (\*) Si no se cumple la condición  $\rightarrow$  Siguiente  $\mu$ Dirección
- ▶ Resto de entradas → funcionamiento indefinido

## Ejemplos de saltos operaciones elementales con la UC

Salto a la dirección 000100011100 (12 bits) si Z = 1.
En caso contrario se salta a la siguiente.

O. Elemental	Señales
Si (Z) μPC=000100011100	A0=0, B=0, C=0110 <sub>2</sub> , mADDR=000100011100 <sub>2</sub>

Salto incondicional a la dirección 000100011111

O. Elemental	Señales
μPC=000100011111	A0=0, B=1, C=0000 <sub>2</sub> , mADDR=000100011111 <sub>2</sub>


Salto a la primera μdirección del μprograma asociado al CO

O. Elemental	Señales
Salto a CO	A0=1, B=0, C=0000 <sub>2</sub>

## Ejemplo

Salto a la μDirección 000100011100 (12 bits) si Z = 1.
En caso contrario se salta a la siguiente:


- A0 = 0
- ▶ B= 0
- C = 0110
- $\mu$ Addr = 000100011100



- Salto incondicional a la μDirección 000100011111
  - A0 = 0
  - ▶ B= I
  - C = 0000
  - μAddr = 000100011111


µDirección codificada en los bits 72-61 de la µInstrucción

### Formato de la microinstrucción





C0 C7	Carga en registros
Ta,Td	Triestados a buses
TITI0	Puertas triestado
M1,M2, M7, MA, MB	Multiplexores
SelP	Selector Registro estado
LC	Carga en Register File
SE	Extensión de signo
Size, Offset	Selector del registro IR
BW	Tamaño de operación en memoria
R,W	Operación de memoria
IOR, IOW	Operación de E/S
INTA	Reconocimiento INT
1	Habilitar interrupciones
U	Usuario/núcleo

## Selector de registros




## Selector de registros Ejemplo





RI: 
$$D_{31}D_{30}D_{29}D_{28}D_{27}D_{26}D_{25}.....D_{4}D_{3}D_{2}D_{1}D_{0}$$
  
Si Displ = 11011  $\rightarrow$  Output =  $D_{31}D_{30}D_{29}D_{28}D_{27}$   
Si Displ = 00000  $\rightarrow$  Output =  $D_{4}D_{3}D_{2}D_{1}D_{0}$   
Si Displ = 10011  $\rightarrow$  Output =  $D_{23}D_{22}D_{21}D_{20}D_{19}$   
Si Displ = 01011  $\rightarrow$  Output =  $D_{15}D_{14}D_{13}D_{12}D_{11}$ 

## Selector de registros




conjunto

en Displ


## Selector de registros

Si el formato de una instrucción almacenada en IR es:




- Si se quiere seleccionar el campo con el Reg 2 en la puerta B del banco de registros  $\rightarrow$  SelB = 10000 (RB se obtiene de los bits 20...16 del IR)
- Si se quiere seleccionar el campo con el Reg 3 en la puerta A del banco de registros  $\rightarrow$  SelA = 01011 (RA se obtiene de los bits 15...11 del 1R)
- Si se quiere seleccionar el campo con el Reg I en la puerta C del banco de registros  $\rightarrow$  SelC = 10101 (RC se obtiene de los bits 25...21 del IR)

### Selección del código de operación de la ALU



- Si MC = I, el código de operación de la ALU se obtiene directamente de la microinstrucción (SelCop)
- Si MC = 0, el código de operación de la ALU se obtiene de los cuatro últimos bits almacenados en el registro de instrucción

## Código de excepción



#### ExCode:

- Permite tener un valor inmediato cualquiera de 4 bits,
- Especialmente útil para generar el vector de interrupción a utilizar cuando se produce una excepción en la instrucción.

## Ejemplo

▶ Instrucciones a microprogramar con WepSIM\*:

Instrucción	Cód. Oper.	Significado
ADD Rd, Rf1, Rf2	000000	Rd ← RfI+ Rf2
LI R, valor	000001	R ← valor
LW R, dir	000010	R ← MP[dir]
SW R, dir	000011	MP[dir] ← R
BEQ Rf1, Rf2, despl	000100	if (RfI == Rf2) PC ← PC +desp
J dir	000101	PC ← dir
HALT	000110	Parada, bucle infinito

<sup>\*</sup> Memoria de un ciclo

51

#### ▶ FETCH

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	B A	0
0	MAR ← PC	T2, C0	0000	0 0	)
1	MBR ← MP	$T_a, R, BW = II, CI, MI$	0000	0 0	)
	PC ← PC + 4	M2, C2	0000	0 0	)
2	IR ← MBR	TI, C3	0000	0 0	)
3	Decodificación		0000	0 I	

### ▶ ADD Rd, Rf1, Rf2

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	В	A0
0	Rd ← RfI + Rf2	Cop = 1010 SelP=11, C7, M7 T6, LC SelA = 10000 (16) SelB = 01011 (11) SelC = 10101 (21)	0000	I	I

6 bits		5 bits	5 bits	5 bits	11 bits
СО		Rd	Rf	Rf2	sin usar
31	26 25	2	1 20 16	5 15 11	10 0

#### ▶ ADD Rd, Rf1, Rf2

Ciclo	Op. Elemental	Señales activadas (resto a 0)	U	B A0
0	Rd ← RfI + Rf2	SelCop = 1010, MC SelP=11, C7, M7 T6, LC SelA = 10000 (16) SelB = 01011 (11) SelC = 10101 (21)	0000	II

	6 bits	5 bits	5 bits	5 bits 7 bit	ts 4 bits	
	000000	Rd	Rf1	Rf2	sin usar	1001
31	26 2	25 2	1 20 16	15 11	10 4	13 0

#### ▶ LI R, valor

55

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	В	A0
0	R ← IR (valor)	LC SelC = 10101 (21) T3, Size = 10000 Offset= 00000 SE=1	0000	I	_

6 bits		5 bits		5 bits		16 bits	
CO		R		sin usar		número de 16 bits	
31	26	25	21	20	16 15	0	

#### LW R dir, con memoria síncrona de un ciclo

Ciclo	Op. Elemental	Señales activadas (resto a 0)	C	B A0
0	MAR ← IR (dir)	T3, C0 Size = 10000, Offset= 00000	0000	0 0
1	MBR ← MP[MAR]	Ta, R, BW = II, CI, MI	0000	0 0
2	R ← MBR	TI, LC, SelC = 10101	0000	I I

6 bits	5 bits	5 bits	16 bits	
СО	R	sin usa	ar dire	ección de 16 bits
31	26 25	21 20	16 15	0

▶ LW R dir, con memoria asíncrona (MRdy=1 indica el fin)

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	В АО
0	MAR ← IR (dir)	T3, C0 Size = 10000, Offset= 00000	0000	0 0
I	while (!MRdy) MBR ← MP[MAR]	Ta, R, BW = 11, C1, M1, MADDR=µAdd de esta µinstrucción	0011	Ι 0
2	R ← MBR	TI, LC, SelC = 10101	0000	I I

Se ejecuta esta microinstrucción mientras MRdy==0

#### > SW R dir, con memoria síncrona de un ciclo

Ciclo	Op. Elemental	Señales activadas (resto a 0)	C	В	A0
0	MBR ← R	T9, C1, SelA=10101	0000	0	0
I	MAR ← IR(dir)	T3, C0, Size = 10000, offset= 00000	0000	0	0
2	MP[dir] ← MBR	Td,Ta, BW = 11,W	0000	I	I

6 bits	5 bits	5 bi	ts	16 bits
СО	R	sir	ı usar	dirección de 16 bits
31	26 25	21 20	16	15 0

### ▶ BEQ RfI, Rf2, desp

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	В	<b>40</b>
0	RfI- Rf2	SelCop = 1011, MC, C7, M7 SelP = 11, SelA = 10101 SelB = 10000	0000	0	0
П	If (Z == 0) goto fetch else next	MADDR = 0	0110	I	0
2	RTI ←PC	T2, C4	0000	0	0
3	RT2 ← IR (dir)	Size = 10000 Offset = 00000, T3,C5	0000	0	0
4	PC ← RTI +RT2	SelCop = 1010, MC, MA, MB=01, T6,C2,	0000	I	I

6 bits	5 bits	5 bits	3	16 bits	
СО	Rf1		Rf2	desplazamiento	
31	26 25	21 20	16 1	15	0

#### J dir

Ciclo	Op. Elemental	Señales activadas (resto a 0)	C B A0
0	PC ← IR (dir)	C2,T3, size = 10000, offset= 00000	0000

6 bits		10 bits	16 bits	
СО		sin usar	dirección de 16 bits	
31	26 25		6 15	0

- <Lista de microcódigos>
- <Especificación de registros>
- <Pseudoinstruciones>

```
begin
{
    fetch: (T2, C0=1),
        (Ta, R, BW=11, C1, M1),
        (M2, C2, T1, C3),
        (A0, B=0, C=0)
}
```

```
ADD R1,R2, R3{
        co = 000000,
        nwords=1,
        RI = reg(25,21),
        R2 = reg(20, 16),
        R3 = reg(15, 11),
             (SelCop=1010, MC, SelP=11, M7, C7, T6, LC,
              SelA=01011, SelB=10000, SelC=10101,
              A0=I, B=I, C=0
```

```
BEQ RI, R2, desp{
                                                 etiqueta, representa
        co = 000100.
                                                 µdirección de salto
        nwords=1,
        RI = reg(25,21),
        R2 = reg(20, 16),
        desp=address(15,0)rel,
           (T8, C5),
           (SELA=10101, SELB=10000, MC=1, SELCOP=1011, SELP=11, M7, C7),
           (A0=0, B=I C=II0, MADDR=bck2ftch),
           (T5, M7 \leq 0, C7),
           (T2, C4),
           (SE=1, OFFSET=0, SIZE=10000, T3, C5),
           (MA=1, MB=1, MC=1, SELCOP=1010, T6, C2, A0=1, B=1, C=0),
 bck2ftch: (T5, M7=0, C7),
           (A0=I, B=I, C=0)
```

## Especificación de registros

```
registers {
         0=\$zero, I=\$at,
         2=$v0, 3=$vI,
         4=$a0, 5=$a1,
         6=$a2, 7=$a3,
         8=\$t0, 9=\$t1,
         10=$t2, 11=$t3,
         12=$t4, 13=$t5,
         14=$t6, 15=$t7,
         16=\$s0, 17=\$s1,
         18=$s2, 19=$s3,
         20 = \$s4, 21 = \$s5,
         22=$s6, 23=$s7,
         24=$t8, 25=$t9,
         26=$k0, 27=$k1,
         28=$gp, 29=$sp (stack pointer),
         30 = f_D, 31 = ra
```