#### Grupo ARCOS

# uc3m | Universidad Carlos III de Madrid

# Tema 5: Jerarquía de Memoria (II) Estructura de Computadores

Grado en Ingeniería Informática Grado en Matemática aplicada y Computación Doble Grado en Ingeniería Informática y Administración de Empresas



#### Contenidos

- 1. Tipos de memoria
- 2. Jerarquía de memoria
- 3. Memoria principal
- 4. Memoria caché
  - Introducción
  - 2. Estructura de la memoria caché
  - 3. Diseño y organización de la memoria caché
- Memoria virtual

## Característica de la memoria principal

- Se premia el acceso a posiciones consecutivas de memoria
  - Ejemplo I: acceder a 5 posiciones de memoria individuales no consecutivas



Ejemplo 2: acceder a 5 posiciones de memoria consecutivas




### Característica de los accesos a memoria

"Principio de proximidad o localidad de referencias":


Durante la ejecución de un programa, las referencias (direcciones) a memoria tienden a estar agrupadas por:

- proximidad espacial
  - Secuencia de instrucciones
  - Acceso secuencial a arrays
- proximidad temporal
  - Bucles




# Objetivo de la memoria caché: aprovechar los accesos contiguos

Si cuando se accede a una posición de memoria solo se transfieren los datos de esa posición, no se aprovecha los posibles accesos a datos contiguos.




# Objetivo de la memoria caché: aprovechar los accesos contiguos

Si cuando se accede a una posición de memoria se transfiere esos datos y los contiguos, sí se aprovecha el acceso a datos contiguos




# Objetivo de la memoria caché: aprovechar los accesos contiguos

- Si cuando se accede a una posición de memoria se transfiere esos datos y los contiguos, sí se aprovecha el acceso a datos contiguos
  - Transfiero de la memoria principal un bloque de palabras
  - ¿Dónde se almacenan las palabras del bloque?




#### Memoria Cache

- Cantidad pequeña de memoria rápida SRAM
  - Más rápida y cara que la memoria principal DRAM
- Está entre la memoria principal y el procesador (CPU)
  - Integrada en el mismo procesador normalmente
- Almacena una copia de partes de la memoria principal




## Ejemplo de tiempos de acceso

- Memoria principal (DRAM o similar)
  - Tiempo de acceso: entre 20 y 50 ns.
- Memoria caché (SRAM o similar)
  - Tiempo de acceso: entre 1 y 2.5 ns.




#### Memoria caché


#### metáfora de supermercado y el frigorífico




- 1. El procesador solicita leer/escribir una posición de memoria.
- 2. La cache comprueba si ya están los datos de esta posición:
  - Si está (ACIERTO)
    - **3.A.1** Se lee de caché y se sirve al procesador / se escribe en cache.
  - Si no está (FALLO)
    - **3.B.1** La cache transfiere de memoria principal el bloque asociado a la posición.
    - **3.B.2** Después, se lee los datos desde caché / se escribe en caché la palabra.




- 1. El procesador solicita leer/escribir una posición de memoria.
- 2. La cache comprueba si ya están los datos de esta posición:
  - ▶ Si está (ACIERTO)
    - **3.A.1** Se lee de caché y se sirve al procesador / se escribe en cache.
  - Si no está (FALLO)
    - **3.B.1** La cache transfiere de memoria principal el bloque asociado a la posición.
    - **3.B.2** Después, se lee los datos desde caché / se escribe en caché la palabra.




- 1. El procesador solicita leer/escribir una posición de memoria.
- 2. La cache comprueba si ya están los datos de esta posición:
  - ► Si está (ACIERTO)
    - **3.A.1** Se lee de caché y se sirve al procesador / se escribe en cache.
  - Si no está (FALLO)
    - **3.B.1** La cache transfiere de memoria principal el bloque asociado a la posición.
    - **3.B.2** Después, se lee los datos desde caché / se escribe en caché la palabra.




- 1. El procesador solicita leer/escribir una posición de memoria.
- 2. La cache comprueba si ya están los datos de esta posición:
  - ▶ Si está (ACIERTO)
    - **3.A.1** Se lee de caché y se sirve al procesador / se escribe en cache.
  - Si no está (FALLO)
    - **3.B.1** La cache transfiere de memoria principal el bloque asociado a la posición.
    - **3.B.2** Después, se lee los datos desde caché / se escribe en caché la palabra.




- 1. El procesador solicita leer/escribir una posición de memoria.
- 2. La cache comprueba si ya están los datos de esta posición:
  - Si está (ACIERTO)
    - **3.A.1** Se lee de caché y se sirve al procesador / se escribe en cache.
  - Si no está (FALLO)
    - **3.B.1** La cache transfiere de memoria principal el bloque asociado a la posición.
    - **3.B.2** Después, se lee los datos desde caché / se escribe en caché la palabra.




- 1. El procesador solicita leer/escribir una posición de memoria.
- 2. La cache comprueba si ya están los datos de esta posición:
  - ▶ Si está (ACIERTO)
    - **3.A.1** Se lee de caché y se sirve al procesador / se escribe en cache.
  - Si no está (FALLO)
    - **3.B.1** La cache transfiere de memoria principal el bloque asociado a la posición.
    - 3.B.2 Después, se lee los datos desde caché / se escribe en caché la palabra.




- 1. El procesador solicita leer/escribir una posición de memoria.
- 2. La cache comprueba si ya están los datos de esta posición:
  - ▶ Si está (ACIERTO)
    - **3.A.1** Se lee de caché y se sirve al procesador / se escribe en cache.
  - Si no está (FALLO)
    - **3.B.1** La cache transfiere de memoria principal el bloque asociado a la posición.
    - **3.B.2** Después, se lee los datos desde caché / se escribe en caché la palabra.



- 1. El procesador solicita leer/escribir una posición de memoria.
- 2. La cache comprueba si ya están los datos de esta posición:
  - ▶ Si está (ACIERTO)
    - **3.A.1** Se lee de caché y se sirve al procesador / se escribe en cache.
  - Si no está (FALLO)
    - **3.B.1** La cache transfiere de memoria principal el bloque asociado a la posición.
    - **3.B.2** Después, se lee los datos desde caché / se escribe en caché la palabra.




- 1. El procesador solicita leer/escribir una posición de memoria.
- 2. La cache comprueba si ya están los datos de esta posición:
  - ▶ Si está (ACIERTO)
    - **3.A.1** Se lee de caché y se sirve al procesador / se escribe en cache.
  - Si no está (FALLO)
    - **3.B.1** La cache transfiere de memoria principal el bloque asociado a la posición.
    - **3.B.2** Después, se lee los datos desde caché / se escribe en caché la palabra.




# Funcionamiento de la memoria caché Resumen

- 1. El procesador solicita leer/escribir una posición de memoria.
- 2. La cache comprueba si ya están los datos de esta posición:
  - Si está (ACIERTO)
    - **3.A.1** Se lee de caché y se sirve al procesador / se escribe en cache.
  - Si no está (FALLO)
    - **3.B.1** La cache transfiere de memoria principal el bloque asociado a la posición.
    - **3.B.2** Después, se lee los datos desde caché / se escribe en caché la palabra.



- 1. El procesador solicita leer/escribir una posición de memoria.
- 2. La cache comprueba si ya están los datos de esta posición:
  - Si está (ACIERTO)
    - **3.A.1** Se lee de caché y se sirve al procesador / se escribe en cache.
  - Si no está (FALLO)
    - **3.B.1** La cache transfiere de memoria principal el bloque asociado a la posición.
    - **3.B.2** Después, se lee los datos desde caché / se escribe en caché la palabra.



## Tiempo medio de acceso a caché

Tiempo medio de acceso a un sistema de memoria con dos niveles:

$$Tm = h \cdot Ta + (1-h) \cdot (Ta+Tf)$$
  
=  $Ta + (1-h) \cdot Tf$ 

h 1-h
ACIERTO FALLO
Tca Tca+Tf

- ▶ **Ta**: tiempo de acceso a la caché
- ▶ **Tf:** tiempo en tratar el fallo
  - Incluye el tiempo en remplazar un bloque, traer un bloque de memoria principal a caché, etc.
- **h**: tasa de aciertos


## Ejemplo

$$Tm = h \cdot Ta + (1-h) \cdot (Ta+Tf)$$
  
=  $Ta + (1-h) \cdot Tf$ 

- 1. Ta: Tiempo de acceso a caché = **10** ns
- 2. Tf: Tiempo de acceso a memoria principal = 120 ns
- 3. h: tasa de aciertos-> X = 0.1, 0.2, ..., 0.9, 1.0 10%, 20%, ..., 90%, 100%

## Ejemplo

$$Tm = h \cdot Ta + (1-h) \cdot (Ta+Tf)$$
  
=  $Ta + (1-h) \cdot Tf$ 



## Ejercicio

- Computador:
  - Tiempo de acceso a caché: 4 ns
  - ▶ Tiempo de acceso a bloque de MP: I 20 ns.
- Si se tiene una tasa de aciertos del 90%. ¿Cuál es el tiempo medio de acceso?

▶ Tasas de acierto necesarias para que el tiempo medio de acceso sea menor de 5 ns.

## Ejercicio (solución)

- Computador:
  - Tiempo de acceso a caché: 4 ns
  - ▶ Tiempo de acceso a bloque de MP: I 20 ns.
- Si se tiene una tasa de aciertos del 90%. ¿Cuál es el tiempo medio de acceso?


$$T_m = 4 \times 0.9 + (120 + 4) \times 0.1 = 16 \text{ ns}$$

Tasas de acierto necesarias para que el tiempo medio de acceso sea menor de 5 ns.

$$5 = 4 \times h + (120 + 4) \times (1 - h)$$
  
 $\Rightarrow h > 0.9916$ 

### Tasa de aciertos de un fragmento de código

- La tasa de aciertos h depende de:
  - Disposición en memoria ppal. y caché (bloques afectados).
  - Traza de accesos (lista de direcciones) que genera al ejecutarse.
  - ▶ El comportamiento de la memoria caché (tiempo de búsqueda, remplazo, etc.)



```
int i;
int s = 0;
for (i=0; i < 1000; i++)
    s = s + i;</pre>
```

```
li t0, 0 # s
li t1, 0 # i
li t2, 1000
bucle: bge t1, t2, fin
add t0, t0, t1
addi t1, t1, 1
j bucle
fin: ...
```

#### Ejemplo:

Acceso a M.caché: 2 ns

Acceso a M.P.: 120 ns

Bloque de caché: 4 palabras

 Transferencia de un bloque entre memoria principal y caché: 200 ns

```
int i;
int s = 0;
for (i=0; i < 1000; i++)
    s = s + i;</pre>
```

```
li t0, 0 # s
li t1, 0 # i
li t2, 1000
bucle: bge t1, t2, fin
add t0, t0, t1
addi t1, t1, 1
j bucle
fin: ...
```

- Sin memoria caché:
  - Número de accesos a memoria =  $3 + 4 \times 1000 + 1 = 4004$  accesos
  - ▶ Tiempo de acceso a memoria = 4004 × 120 = 480480 ns = 0,480 ms

```
int i;
int s = 0;
for (i=0; i < 1000; i++)
    s = s + i;</pre>
```

```
li t0, 0 # s
li t1, 0 # i
li t2, 1000
bucle: bge t1, t2, fin
add t0, t0, t1
addi t1, t1, 1
j bucle
fin: ...
```

- Con memoria caché (bloque de 4 palabras):
  - Número de accesos = 4004 accesos
  - Número de bloques = ?
  - Número de fallos = ?
  - Tiempo de acceso = ?

```
int i;
int s = 0;
for (i=0; i < 1000; i++)
    s = s + i;</pre>
```

```
li t0, 0 # s
li t1, 0 # i
li t2, 1000
bucle: bge t1, t2, fin

add t0, t0, t1
addi t1, t1, 1
j bucle
fin: ...
```

- Con memoria caché (bloque de 4 palabras):
  - Número de accesos = 4004 accesos
  - Número de bloques = 2 —
  - Número de fallos = ?
  - Tiempo de acceso = ?

(1/2) estudio de bloques: análisis de bloques de datos y código afectados

```
int i;
int s = 0;
for (i=0; i < 1000; i++)
    s = s + i;</pre>
```

```
li t0, 0 # s
li t1, 0 # i
li t2, 1000
bucle: bge t1, t2, fin

add t0, t0, t1
addi t1, t1, 1
j bucle
fin: ...
```


- Con memoria caché (bloque de 4 palabras):
  - Número de accesos = 4004 accesos
  - Número de bloques = 2
  - Número de fallos = ?
  - Tiempo de acceso = ?

(2/2) estudio de referencias generadas por ejecución: accesos a código (fetch) y datos

(2/2) estudio de referencias generadas

procesador

#### Memoria cache



#### Memoria principal

1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

(2/2) estudio de referencias generadas

Memoria cache

procesador

dir = 1000

Memoria principal


1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

(2/2) estudio de referencias generadas



procesador

dir = 1000




#### **FALLO**

#### Memoria principal


1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

(2/2) estudio de referencias generadas




**FALLO** 

(2/2) estudio de referencias generadas




(2/2) estudio de referencias generadas




1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

(2/2) estudio de referencias generadas




1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	:

(2/2) estudio de referencias generadas




1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

(2/2) estudio de referencias generadas




	•••
1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

(2/2) estudio de referencias generadas




1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

(2/2) estudio de referencias generadas



1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

(2/2) estudio de referencias generadas




bge t1, t2, fin

**ACIERTO** 


1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

(2/2) estudio de referencias generadas



1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

(2/2) estudio de referencias generadas



**FALLO** 

	0					
		•••				
1000		li	t0,	0		
1004		li	t1,	0		
1008		li	t2,	1000	)	
1012		bge	t1,	t2,	fin	
1016		add	t0,	t0,	t1	
1020		addi	t1,	t1,	1	
1024		j	buc	le		
1028						

(2/2) estudio de referencias generadas



li t0, 0
li t1, 0
li t2, 1000
bge t1, t2, fin

dir = 1016

#### Memoria principal


	•••				
1000	li	t0,	0		
1004	li	t1,	0		
1008	li	t2,	1000	)	
1012	bge	t1,	t2,	fin	
1016	add	t0,	t0,	t1	
1020	addi	t1,	t1,	1	
1024	j	buc	le		
1028	•••				
6			·		

**FALLO** 


procesador

dir = 1016

(2/2) estudio de referencias generadas



(2/2) estudio de referencias generadas



1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	


(2/2) estudio de referencias generadas

# 

dir = 1020

1	
1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

(2/2) estudio de referencias generadas



1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

(2/2) estudio de referencias generadas

# 

#### Memoria principal

1000	li t0, 0
1004	li t1, 0
1008	li t2, 1000
1012	bge t1, t2, fin
1016	add t0, t0, t1
1020	addi t1, t1, 1
1024	j bucle
1028	

El resto de los accesos son ACIERTOS

```
int i;
int s = 0;
for (i=0; i < 1000; i++)
    s = s + i;</pre>
```

```
li t0, 0 # s
li t1, 0 # i
li t2, 1000
bucle: bge t1, t2, fin
add t0, t0, t1
addi t1, t1, 1
j bucle
fin: ...
```

- Con memoria caché (bloque de 4 palabras):
  - Número de accesos = 4004 accesos
  - Número de bloques = 2
  - Número de fallos = 2
  - ▶ Tiempo de acceso = ?

(2/2) estudio de referencias generadas por ejecución: accesos a código (fetch) y datos

```
int i;
int s = 0;
for (i=0; i < 1000; i++)
     s = s + i;
```

```
li t0, 0
       li t1, 0 # i
       li t2, 1000
bucle:
       bge t1, t2, fin
       add t0, t0, t1
       addi t1, t1, 1
           bucle
fin:
```

- Con memoria caché (bloque de 4 palabras):
  - Número de accesos = 4004 accesos
  - Número de bloques = 2
  - Número de fallos = 2
  - Tiempo de acceso = 8408 ns
    - $\triangleright$  Tiempo para transferir 2 bloques = 200 × 2 = 400 ns

- Acceso a M.caché: 2 ns
- Acceso a M.P.: 120 ns
- Bloque de caché: 4 palabras
- Transferencia de un bloque entre memoria principal y caché: 200 ns

- Sin memoria caché = 480480 ns
- Con memoria caché = 8408 ns 🖊
- Tasa de aciertos a la caché = 4002 / 4004 => 99,95 %

i x57!

#### Ejercicio Calcular tasa de aciertos

```
int v[1000]; // global
...
int i;
int s;
for (i=0; i < 1000; i++)
    s = s + v[i];</pre>
```

#### Ejemplo:

- Acceso a caché: 2 ns
- Acceso a MP: 120 ns
- Bloque de MP: 4 palabras
- Transferencia de un bloque entre memoria principal y caché: 200 ns

```
.data
      v: .space 4000 # 4*1000
.text
main:
      li t0,0 # i
      li t1, 0 # i de v
      li t2, 1000 # num. eltos.
      li t3, 0 # s
bucle: bge t0, t2, fin
      lw t4, v(t1)
      add t3, t3, t4
      addi t0, t0, 1
      addi t1, t1, 4
          bucle
fin:
```


# ¿Por qué funciona?

- Tiempo de acceso a caché mucho menor que tiempo de acceso a memoria principal.
- A la memoria principal se accede por bloques.
- Cuando un programa accede a una dirección, es probable que vuelva a acceder a ella en el futuro cercano.
  - Proximidad o Localidad temporal.
- Cuando un programa accede a una dirección, es probable que en el futuro cercano acceda a posiciones cercanas.
  - Proximidad o Localidad espacial.
- Tasa de aciertos: probabilidad de que un dato accedido esté en la caché

# Tasa de aciertos elevada

# Funcionamiento general

#### resumen




transferencia de palabras transferencia de bloques

- Se construye con tecnología SRAM
  - Integrada en el mismo procesador.
  - Más rápida y más cara que la memoria DRAM.
- Mantiene una copia de partes de la memoria principal.

# Funcionamiento general

#### resumen



- 1. El procesador solicita contenidos de una posición (dirección) de memoria.
- 2. La cache comprueba si ya están los datos de esta posición:
  - Si está (ACIERTO),
    - **3.A.** Se la sirve al procesador desde la cache (rápidamente).
  - Si no está (FALLO),
    - 3.B. La cache transfiere de memoria principal el bloque de palabras asociado a la posición.
    - 3.B.2 Después, la cache entrega los datos pedidos a la procesador.

#### Niveles de memoria caché

#### Es habitual encontrar tres niveles:

#### L1 o nivel 1:

- Caché interna: la más cercana al procesador
- ▶ Tamaño pequeño (8KB-128KB) y máxima velocidad
- Pueden separarse para instrucciones y datos


#### L2 o nivel 2:

- Caché interna
- ▶ Entre L1 y L3 (o entre L1 y M. Principal)
- Tamaño mediano (256KB 4MB) y menor velocidad que L1

#### L3 o nivel 3:


- Típicamente último nivel antes de M. Principal
- Tamaño mayor y menor velocidad que L2
- Interna o externa al procesador

# Ejemplo: AMD quad-core




Quad-Core CPU mit gemeinsamen L3-Cache

# Ejemplo: AMD Ryzen 4000



# Ejemplo: Intel Core i7



#### Contenidos


- 1. Tipos de memoria
- 2. Jerarquía de memoria
- 3. Memoria principal
- 4. Memoria caché
  - Introducción
  - 2. Estructura de la memoria caché
  - 3. Diseño y organización de la memoria caché
- Memoria virtual

# Acceso a una palabra en m. principal

#### Ejemplo:

- Computador de 32 bits
- Memoria direccionada por bytes
- Acceso a memorial principal por palabras
- Acceso a la palabra con dirección


64 en decimal




#### Ejemplo:


- Computador de 32 bits
- Memoria direccionada por bytes
- Acceso a memorial principal por palabras
- Acceso a la palabra con dirección

64 en decimal






#### Estructura de la memoria caché



- Se divide la M.P. y la M.C. (de forma lógica) en bloques de igual tamaño
  - ► El bloque en caché se le llama línea
- A cada bloque de M.P. le corresponderá una línea de M.C. (bloque en caché)
- El tamaño de la M.C. es menor:
  - El número de bloques en la memoria caché es pequeño.

#### Estructura de la memoria caché




- Se divide la M.P. y la M.C. (de forma lógica) en bloques de igual tamaño
  - ► El bloque en caché se le llama línea
- A cada bloque de M.P. le corresponderá una línea de M.C. (bloque en caché)
- El tamaño de la M.C. es menor:
  - El número de bloques en la memoria caché es pequeño.

¿Cuántos bloques de 4 palabras caben en una m. caché de 64 KiB para una CPU de 32 bits?

Solución:

$$2^6 \cdot 2^{10}$$
 bytes /  $2^4$  bytes =  $2^{11}$  bloques = 2048 bloques = 2048 líneas

#### Estructura de la memoria caché



- Se divide la M.P. y la M.C. (de forma lógica) en bloques de igual tamaño
  - ► El bloque en caché se le llama línea
- A cada bloque de M.P. le corresponderá una línea de M.C. (bloque en caché)
- El tamaño de la M.C. es menor:
  - El número de bloques en la memoria caché es pequeño.

¿Cuántos bloques de 4 palabras de 4 bytes hay en una memoria de 1 GiB?


Solución:


$$2^{30}$$
 b /  $2^4$  b =  $2^{30-4}$  b =  $2^{26}$  b = 64 megabloques = ~64 millones

# ¿Cómo buscar una palabra en caché?

#### **Ejemplo**:


Con líneas de dos palabras ¿cuántas líneas tiene la caché?







Memoria principal de Tamaño: 64 bytes

# ¿Cómo buscar una palabra en caché?




# ¿Cómo buscar una palabra en caché?







Memoria principal de 64 bytes = 16 palabras



¿Cómo se sabe?




Memoria principal de 64 bytes = 16 palabras



Se elige una línea en la caché ¿Qué línea?

Memoria principal de 64 bytes = 16 palabras



Memoria principal de 64 bytes = 16 palabras






#### Memoria caché

Dolohus 1


	Palabra 1	Palabra 0
00	0x00000011	0x00000100
01		
10		
11		


Dalahaa A

Memoria caché Tamaño: 32 bytes 4 líneas 2 palabras por línea




Memoria principal de 64 bytes = 16 palabras





Memoria principal de 64 bytes = 16 palabras


¿Cómo saber si está en la caché?



Memoria principal de 64 bytes = 16 palabras

Recordando: el contenido es de la dirección 8 no de la 32

## Estructura de la memoria caché




- Se divide la M.P. y la M.C. (de forma lógica) en bloques de igual tamaño
  - ► El bloque en caché se le llama línea
- A cada bloque de M.P. le corresponderá una línea de M.C. (bloque en caché)
- El tamaño de la M.C. es menor:
  - El número de bloques en la memoria caché es pequeño.
- 1. ¿Dónde se ubica un bloque de M.P.?
- 2. ¿Cómo se identifica un bloque de M.P.?
- 3. En caso de fallo y M.C. llena... ¿Qué bloque debe remplazarse?
- 4. En caso de escritura... ¿Qué debe actualizarse? ¿M.C.? ¿M.P. y M.C.?

## Contenidos


- 1. Tipos de memoria
- 2. Jerarquía de memoria
- Memoria principal
- 4. Memoria caché
  - Introducción
  - 2. Estructura de la memoria caché
  - 3. Diseño y organización de la memoria caché
- Memoria virtual

## Estructura y diseño de la cache




- Se divide la M.P. y la M.C. en bloques de igual tamaño
- A cada bloque de M.P. le corresponderá una línea de M.C. (bloque en caché)

## Ejemplo de organización de la memoria caché




## Estructura y diseño de la cache



- Se divide la M.P. y la M.C. en bloques de igual tamaño
- A cada bloque de M.P. le corresponderá una línea de M.C. (bloque en caché)
- ▶ En el diseño se determina:
  - Tamaño
  - Función de correspondencia
  - Algoritmo de sustitución
  - Política de escritura
- Es habitual distintos diseños para L1, L2, ...


## Tamaño de caché



#### ► Tamaños:


- Total de la memoria caché.
- De las líneas en los que se organiza la memoria caché.
- Se determina por estudios sobre códigos muy usados

## Función de correspondencia




- Algoritmo que determina, para un bloque concreto de la memoria principal, en qué lugar o lugares de la memoria caché se puede almacenar.
- Un mecanismo que permita saber para una línea de la memoria caché, qué bloque concreto de memoria principal está en ese momento (o si está libre).
  - Se asocian a las líneas etiquetas.
  - Las etiquetas se basan en la dirección de comienzo de la línea.


## Ubicación en caché



## Ubicación en memoria principal



## Función de correspondencia




## Funciones de correspondencia

Función de correspondencia directa

Función de correspondencia asociativa


Función de correspondencia asociativa por conjuntos




Memoria caché Tamaño: 32 bytes 4 líneas

4 Imeas

2 palabras por línea




Bloque 0 - línea 0




Memoria caché Tamaño: 32 bytes

4 líneas

2 palabras por línea




Bloque 1 - línea 1




Memoria caché Tamaño: 32 bytes 4 líneas

2 palabras por línea




Bloque 2 - línea 2




Memoria caché Tamaño: 32 bytes 4 líneas

2 palabras por línea




Bloque 3 - línea 3




Memoria caché Tamaño: 32 bytes 4 líneas

2 palabras por línea




Bloque 4 - línea 0




Memoria caché Tamaño: 32 bytes 4 líneas

2 palabras por línea




En general:



▶ En una memoria caché con NL número de líneas, el bloque de memoria K se almacena en la línea:


K módulo NL




Memoria caché Tamaño: 32 bytes 4 líneas

2 palabras por línea

Varios bloques en la misma línea







Memoria caché Tamaño: 32 bytes 4 líneas

2 palabras por línea

¿Cómo se sabe qué bloque de memoria se encuentra una determinada línea? Ejemplo: la dirección 0100100







Memoria caché Tamaño: 32 bytes 4 líneas

2 palabras por línea

¿Cómo se sabe qué bloque de memoria se encuentra una determinada línea? Ejemplo: la dirección 0100100
Se añade a cada línea una etiqueta



¿qué byte dentro de la línea? Líneas de 8 bytes





Memoria caché Tamaño: 32 bytes


4 líneas

2 palabras por línea


## Memoria principal Palabra de 3








# Organización de una memoria caché con correspondencia directa



## Función de correspondencia directa **Ejemplo**

- Cada bloque de M.P. le corresponde una sola línea de caché (siempre la misma)
- La dirección de M.P. la determina:

- Si en 'línea' está 'etiqueta', entonces está el bloque en caché
- Simple, poco costosa, pero puede provocar muchos fallos dependiendo del patrón de accesos




## Ejercicio


- Dado un computador de 32 bits con una memoria caché de 64 KB y bloques de 32 bytes. Si se utiliza correspondencia directa
  - En qué línea de la memoria caché se almacena la palabra de la dirección 0x0000408A?
  - ¿Cómo se puede obtener rápidamente?
  - En qué línea de la memoria caché se almacena la palabra de la dirección 0x1000408A?
  - ¿Cómo sabe la caché si la palabra almacenada en esa línea corresponde a la palabra de la dirección 0x0000408A o a la palabra de la dirección 0x1000408A?

## Correspondencia asociativa


 Cada bloque de M.P. puede almacenarse en cualquier línea de la caché



## Correspondencia asociativa Idea



# Organización de una memoria caché con correspondencia asociativa




## Función de correspondencia asociativa **Ejemplo**

- Un bloque de M.P. puede cargarse en cualquier línea de caché
- La dir. de M.P. se interpreta como:

32-3 3
etiqueta byte


- Si hay una línea con 'etiqueta' en la caché, está allí el bloque
- Independiente del patrón de acceso, búsqueda costosa
- Etiquetas más grandes: cachés más grandes



- La memoria se organiza en conjuntos de líneas
  - Las líneas en un conjunto se le denominan vías.
- Una memoria caché asociativa por conjunto de K vías:
  - Cada conjunto almacena K líneas
- Cada bloque siempre se almacena en el mismo conjunto...
  - El bloque B se almacena en el conjunto:
    - B mod número de conjuntos


110

...dentro de un conjunto el bloque se puede almacenar en cualquiera de las líneas de ese conjunto




Memoria caché


Tamaño: 32 bytes Asociativa por conjunto de 2 vías 2 líneas por conjunto 2 palabras por línea




Bloque 0 - Conjunto 0




Memoria caché
Tamaño: 32 bytes
Asociativa por conjunto de 2 vías
2 líneas por conjunto
2 palabras por línea



#### Bloque 1 - conjunto 1




Memoria caché
Tamaño: 32 bytes
Asociativa por conjunto de 2 vías
2 líneas por conjunto
2 palabras por línea



# Correspondencia asociativa por conjuntos Memoria principal


Bloque 2 - conjunto 0




Memoria caché
Tamaño: 32 bytes
Asociativa por conjunto de 2 vías
2 líneas por conjunto
2 palabras por línea


#### Palabra de 32 bits


#### Bloque 3 - conjunto 1




Memoria caché
Tamaño: 32 bytes
Asociativa por conjunto de 2 vías
2 líneas por conjunto
2 palabras por línea










Memoria caché Tamaño: 32 bytes Asociativa por conjunto de 2 vías 2 líneas por conjunto 2 palabras por línea


Habría que eliminar la línea que estaba antes




Correspondencia asociativa por

conjuntos

¿qué byte dentro de la línea? Líneas de 8 bytes




Memoria caché Tamaño: 32 bytes Asociativa por conjunto de 2 vías 2 líneas por conjunto 2 palabras por línea




Correspondencia asociativa por

conjuntos

¿qué conjunto? / dentro del conjunto a cualquier línea



Memoria caché Tamaño: 32 bytes Asociativa por conjunto de 2 vías 2 líneas por conjunto 2 palabras por línea




## Correspondencia asociativa por

conjuntos Memoria principal Palabra de 32 bits etiqueta asociada a la línea que diferencia los bloques que van al mismo conjunto Conjunto 0 Conjunto 1 Memoria caché Tamaño: 32 bytes Asociativa por conjunto de 2 vías 2 líneas por conjunto 2 palabras por línea 

- Establece un compromiso entre flexibilidad y coste.
  - Es más flexible que la correspondencia directa.
  - Es menos costosa que la correspondencia asociativa.

## Organización de una memoria caché asociativa por conjuntos




## Función de correspondencia asociativa por conjuntos. Ejemplo

#### Asociativa por conjuntos:

- Un bloque de M.P. puede cargarse en cualquier línea de caché (vía) de un conjunto determinado
- La dir. de M.P. se interpreta como:

	18	11	3
et	iqueta	conjunto	palabra

- Si hay un línea con 'etiqueta' en el conjunto 'conjunto', está allí el bloque en caché
- [V] lo mejor de directa y asociativa[I] búsqueda menos costosa



## Sustitución de bloques

- Cuando todas las entradas de la caché contienen bloques de memoria principal:
  - Hace falta seleccionar una línea que hay que dejar libre para traer un bloque de la M.P.
    - Directa: no hay posible elección
    - Asociativa: seleccionar una línea de la caché.
    - Asociativa por conjuntos: seleccionar una línea del conjunto seleccionado.
  - Existen diversos algoritmos para seleccionar la línea de la caché que hay que liberar (para asociativa y asociativa por conjuntos)

## Algoritmos de sustitución

#### FIFO

- First-In-First-Out
- Sustituye la línea que lleva más tiempo en la caché.


#### ▶ LRU:

- Least Recently Used
- Sustituye la línea que lleva más tiempo sin usarse.

#### ▶ LFU:

- Least Frequently Used
- Sustituye la línea que se ha usado menos veces.

 Cuando se modifica un dato en memoria caché, en caso de acierto, hay que actualizar en algún momento la memoria principal




#### Escritura inmediata:


- La escritura se hace tanto en M.P. como en cache
- [V] Coherencia
- [I] Mucho tráfico
- [I] Escrituras lentas

#### Escritura diferida:

- La escritura solo se hace en la caché, indicando en un bit que no está volcada la línea en M.P.
- Al sustituir el bloque (o cuando ↓ tráfico con M.P.) se escribe en M.P.
- [V] Velocidad
- [1] Coherencia + inconsistencia




- Ej.: CPU multicore con caché por core
  - Las escrituras en caché solo son vistas por un core
  - Si cada core escribe sobre una misma palabra, ¿cuál es el resultado final?
- Ej.: módulo de E/S con acceso directo a M.P.
  - Actualización por DMA puede no ser coherente
- Porcentaje de referencias a memoria para escritura del orden del 15%.



 Cuando se modifica un dato en memoria caché, en caso de fallo, hay que traer en algún momento el bloque de memoria principal

#### Alternativas:

- Write-allocate: traer bloque a caché y actualizar en caché.
  - Bueno si siguientes lecturas/escrituras al mismo bloque
- No-write-allocate: escribir directamente en memoria
  - Bueno si siguientes operaciones no al mismo bloque



- Típico:
  - write-through + no-write-allocate
  - write-back + write-allocate

## Tipos de fallos en caché

#### Compulsory (obligatorios)

- La primera vez que se accede a una palabra de una línea que no está
- Los fallos en una caché infinita


#### Capacity (capacidad)


- Cuando se acceden a muchas otras palabras antes de volver a usar una palabra inicial.
- Los fallos en una caché totalmente asociativa

#### Conflict (conflictos)

- Dos palabras van a la misma línea de caché
- Los fallos en correspondencia directa por accesos distintos a misma línea.

## Ejemplos de cachés en otros sistemas





Memory Systems Cache, DRAM, Disk Bruce Jacob, Spencer Ng, David Wang Elsevier

#### Grupo ARCOS

## uc3m | Universidad Carlos III de Madrid

## Tema 5: Jerarquía de Memoria (II) Estructura de Computadores

Grado en Ingeniería Informática Grado en Matemática aplicada y Computación Doble Grado en Ingeniería Informática y Administración de Empresas



### Ejercicio

- Considere un computador de 32 bits con las siguientes características:
  - Memoria física instalada de 256 MB con un tiempo de acceso de 70 ns.
  - Direccionamiento de la memoria por bytes.
  - Tamaño de la memoria caché de 64 KB.
  - Tamaño de la línea 64 bytes.
  - La caché es asociativa por conjuntos de 4 vías.
  - El tiempo de acceso a la caché es de 5 ns y el tiempo de penalización en caso de fallo es de 100 ns.

## Ejercicio

### Se pide:

- a) ¿Cuántos bloques tiene la memoria principal?
- b) ¿Cuántos conjuntos tiene la memoria caché?
- c) Dada una dirección de memoria, indique qué partes de la dirección se utilizan para identificar la etiqueta, el conjunto y el byte dentro de la línea. Indique también el número de bits de cada parte.
- d) Dada la siguiente dirección de memoria 0000 0011 1100 0011 0000 0000 1111 1000. En caso de encontrarse en la memoria caché ¿en qué conjunto se almacenaría?
- e) Si el tiempo medio de acceso al sistema de memoria es de 8 ns ¿cuál es tasa de acierto necesaria para lograr este tiempo?

## Ejercicio (solución)

La memoria tiene un tamaño de línea de 64 bytes = 26 bytes.
 Por tanto, el número de bloques de memoria principal será

b) El número de líneas de memoria caché es

nlineas = tamaño memoria / tamaño de línea = 
$$64 \text{ KB} / 64 \text{ bytes} = 2^{16} / 2^6 = 2^{10} = 1024 \text{ líneas}$$

Conjuntos =  $N^{\circ}$  líneas /  $N^{\circ}$  vías = 1024 / 4 = 256 conjuntos.

## Ejercicio (solución)

- La dirección de una caché asociativa por conjuntos se divide en tres c) partes: etiqueta, conjunto y byte dentro de la línea.
  - ▶ Byte: el tamaño de la línea es 64 bytes = 26bytes. Se necesitan, por tanto 6 bits para identificar el byte dentro de la línea.
  - $\triangleright$  Conjunto: Hay 256 conjuntos =  $2^8$ , por lo que se necesitan 8 bits para identificar un conjunto
  - Etiqueta: para la etiqueta se emplean el resto de los bits de la dirección = 32 - 6 - 8 = 18

#### La dirección quedaría:

Etiqueta (18 bits)	Conjunto (8 bits)	Byte (6 bits)
--------------------	-------------------	---------------

## Ejercicio (solución)

d) Utilizamos el formato de la dirección del apartado anterior:

) Byte (6 bits)
)

El byte asociado a esta dirección se encontraría en el conjunto 3

e) El cálculo del tiempo medio de acceso a memoria se hace con la siguiente fórmula:

$$T_{\text{medio}} = \text{tc} + (I-h) * T_{\text{fallo}}$$

$$8 = 5 + (1-h) * 100$$

Despejando h, se tiene h = 97/100 = 0,97 (tanto por uno) Es decir, una tasa de acierto del 97 %

## Ejercicio

- Sea un computador con una memoria caché y principal con las siguientes características:
  - Tiempo de acceso a memoria caché de 4 ns
  - Tiempo de acceso a memoria principal de 80 ns
  - Tiempo para servir un fallo de caché de 120 ns
  - Política de escritura inmediata

En este computador se ha observado que la tasa de aciertos a la memoria caché es del 95 % y que cada 100 accesos, 90 son de lectura. Calcular el tiempo medio de acceso a memoria.