Grupo ARCOS

uc3m Universidad Carlos III de Madrid

Tema 4 (II) El procesador


Estructura de Computadores Grado en Ingeniería Informática




Contenidos


- Elementos de un computador
- 2. Organización del procesador
- La unidad de control
- 4. Ejecución de instrucciones
- 5. Diseño de la unidad de control
 - a) Tareas en el diseño de una unidad de control
 - b) Unidad de control almacenada
 - c) Unidad de control en WepSIM
 - d) Ejemplo de juego de instrucciones microprogramado
- 6. Modos de ejecución
- 7. Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo


Unidad de control





Unidad de control





- ▶ Cada una de las **señales de control** es **función** del valor **de**:
 - ▶ El contenido del RI
 - El contenido de RE
 - El momento del tiempo

- Para cada instrucción máquina:
 - Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj
 - 2. Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
 - 3. Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj

Para cada instrucción máquina:


- Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj
- 2. Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
- 3. Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj

Instrucción





Secuencia de **operaciones elementales**




PC++

decodificación

R0 < -R1




Secuencia de **señales de control** por cada operación elemental




- Para cada instrucción máquina:
 - 1. Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj
 - 2. Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
 - 3. Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj

Técnicas de control

Unidad de control cableada



Unidad de control microprogramada




Ejemplo

Diseño de una unidad de control para un juego de 4 instrucciones máquina:

Instrucciones a considerar:


```
> add Rd, Rf: Rd <- Rd + Rf
> lw Rd, dir: Rd <- MP[dir]
> sw Rf, dir: MP[dir] <- Rf
> bz R, dir: if (R==0) PC<- dir</pre>
```

Máquina de estados para el ejemplo




Técnicas de control

- Dos técnicas de diseñar y construir una unidad de control:
 - a) Lógica cableada
 - b) Lógica almacenada (microprogramación)



Unidad de control cableada

- Construcción mediante puertas lógicas, siguiendo los métodos de diseño lógico.
- Características:
 - Laborioso y costoso el diseño y puesta a punto del circuito
 - Difícil de modificar:
 - rediseño completo.
 - Muy rápida (usado en computadores RISC)






Unidad de control almacenada. Microprogramación


Idea básica:

Emplear una memoria (memoria de control) donde almacenar las señales de cada ciclo de cada instrucción.

- Características:
 - Fácil modificación
 - Actualización, ampliación, etc...
 - ▶ Ej.: Ciertas consolas, *routers*, etc.
 - Fácil tener instrucciones complejas
 - EJ.: Rutinas de diagnóstico, etc.
 - Fácil tener varios juegos de instrucciones
 - ▶ Se pueden emular otros computadores.
 - ► HW simple ⇒ difícil microcódigo



Estructura general de una unidad de control microprogramada




Contenidos

- Elementos de un computador
- 2. Organización del procesador
- 3. La unidad de control
- 4. Ejecución de instrucciones
- 5. Diseño de la unidad de control
 - a) Tareas en el diseño de una unidad de control
 - b) Unidad de control almacenada
 - Unidad de control en WepSIM
 - d) Ejemplo de juego de instrucciones microprogramado
- 6. Modos de ejecución
- Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo

Unidad de control almacenada.


Microinstrucciones



- Microinstrucción: A cada palabra que define el valor de cada señal de control en un ciclo de una instrucción/fetch/CRI
- Las microinstrucciones
 - tienen un bit por cada señal de control.
 - cadena de l's y 0's que representa el estado de cada señal de control durante un período de una instrucción.

Unidad de control almacenada.

Microprograma y microcódigo



- Microprograma: conjunto ordenado de microinstrucciones, que representan el cronograma de una instrucción máquina.
- Microcódigo: conjunto de los microprogramas de una máquina.

Contenido de la memoria de control



- FETCH: traer sig. Instrucción
 - Ciclo Reconocimiento Int.
 - ▶ IR<- Mem[PC], PC++, salto-a-C.O.</p>
- Microprograma:
 uno por instrucción de ensamblador
 - Traer resto de operandos (si hay)
 - Actualizar PC en caso de más operandos
 - Realizar la instrucción
 - Salto a FETCH

Estructura de la unidad de control microprogramada


Tres condiciones básicas:

- I. Memoria de control suficiente para almacenar todos los microprogramas correspondientes a todas las instrucciones.
- Procedimiento para asociar a cada instrucción su microprograma
 - Procedimiento que convierta el código de operación de la instrucción en la dirección de la memoria de control donde empieza su microprograma.
- 3. Mecanismo de secuenciación para ir leyendo las sucesivas microinstrucciones, y para bifurcar a otro microprograma cuando termina el que se está ejecutando.

Dos alternativas:


- 1. Secuenciamiento explícito.
- 2. Secuenciamiento implícito.

Estructura de UC microprogramada con secuenciamiento explícito




- Memoria de control guarda todos los μprogramas, donde cada μinstrucción proporciona la μdirección de la μinstrucción siguiente
- El CO representa la μDirección de la primera μinstrucción asociado a la instrucción máquina

Estructura de UC microprogramada con secuenciamiento explícito




- Memoria de control guarda todos los μprogramas, donde cada μinstrucción proporciona la μdirección de la μinstrucción siguiente
- Problema: gran cantidad de memoria de control para el secuenciamiento de instrucciones, necesario almacena la µdirección siguiente


Estructura de U.C. microprogramada con secuenciamiento implícito




- Memoria de control guarda todos los microprogramas de forma consecutiva en la memoria de control
- La ROM/PLA asocia a cada instrucción su microprograma (primera µdirección
- Siguiente μinstrucción (+1), µbifurcaciones condicionales ο µbucles





Control Memory







Control Memory







En el Registro de Instrucción el CO




Control Memory

 μ IO μI1 ROM (co2µAddr) fetch μΙΚ (jump to μProg) μAddr for 1st μI of μP 0 0 μAddr for 1st μI of μP 1 μIO μP 1 μI1 N μ Addr for 1st μ I of μ P N μIM (jump to fetch)

Control Memory

 μ IO μI1 ROM (co2µAddr) fetch μΙΚ (jump to μProg) μAddr for 1st μI of μP 0 0 μAddr for 1st μI of μP 1 μIO μP 1 μI1 N μAddr for 1st μI of μP N μIM (jump to fetch)



Formato de las microinstrucciones


Formato de la microinstrucción: especifica el n° de bits y el significado de cada uno de ellos.



- Las señales se agrupan por campos:
 - Señales triestado de acceso a bus
 - Señales de gobierno de la ALU
 - Señales de gobierno del banco de registros
 - Señales de gobierno de la memoria
 - Señales de control de los multiplexores


Máquina de estados del ejemplo

Ejemplo para un computador con solo 4 instruc. máquina



Microinstrucciones para el ejemplo

Ejemplo para un computador con solo 4 instruc. máquina




Microcódigo para el ejemplo

add r1, r2
lw r1, dir
bz dir
sw r1


| | 9 | C1 | C2 | \mathbb{C}^{3} | C4 | C5 | 9) | C2 | T1 | T2 | Т3 | T4 | T5 | 9L | T7 | 8L | 13 | T10 | LE | MA | MB1 | MB0 | MI | M2 | M7 | R | ≽ | Ta | Lq | |
|--------------------|---|----|----|------------------|----|----|----------|----------|----|----------|----|----------|----------|----------|----------|----|----|----------|----------|----------|-----|-----|----|----|----|---|---|----|----|-------|
| ufetch0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |] |
| ufetch1 ufetch2 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | _ | 0 | fetch |
| uadd0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | add |
| µlw0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| µw1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | - | 0 | lw |
| ມlw2 ມsw0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| usw1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | sw |
| usw3 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | |
| μbz0 μbz1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | | 0 | bz |
| μυΖ1 | 0 | U | 1 | U | U | U | <u> </u> | <u> </u> | U | <u> </u> | 1 | <u> </u> | <u> </u> | <u> </u> | <u>U</u> | 0 | 0 | <u> </u> | <u> </u> | <u> </u> | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |


Ejemplo de unidad de control microprogramada para el ejemplo





Contenidos


- Elementos de un computador
- 2. Organización del procesador
- 3. La unidad de control
- 4. Ejecución de instrucciones
- 5. Diseño de la unidad de control
 - a) Tareas en el diseño de una unidad de control
 - b) Unidad de control almacenada
 - c) Unidad de control en WepSIM
 - d) Ejemplo de juego de instrucciones microprogramado
- 6. Modos de ejecución
- 7. Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo











| A0 | В | C3 | C2 | CI | C0 | Acción | | | |
|----|---|----|----|----|----|--|--|--|--|
| 0 | 0 | 0 | 0 | 0 | 0 | Siguiente µDirección | | | |
| 0 | ı | 0 | 0 | 0 | 0 | Salto incondicional a MADDR | | | |
| 0 | 0 | 0 | 0 | 0 | I | Salto condicional a MADDR si INT = I (*) | | | |
| 0 | I | 0 | 0 | I | 0 | Salto condicional a MADDR si IORdy = 0 (*) | | | |
| 0 | I | 0 | 0 | I | I | Salto condicional a MADDR si MRdy = 0 (*) | | | |
| 0 | 0 | 0 | I | 0 | 0 | Salto condicional a MADDR si U = I (*) | | | |
| 0 | 0 | 0 | I | 0 | I | Salto condicional a MADDR si I = I (*) | | | |
| 0 | 0 | 0 | I | I | 0 | Salto condicional a MADDR si Z = I (*) | | | |
| 0 | 0 | 0 | I | I | I | Salto condicional a MADDR si N = I (*) | | | |
| 0 | 0 | I | 0 | 0 | 0 | Salto condicional a MADDR si O = I (*) | | | |
| I | 0 | 0 | 0 | 0 | 0 | Salto a μProg. (ROM c02μaddr) | | | |
| I | I | 0 | 0 | 0 | 0 | Salto a fetch (µDir = 0) | | | |

- (*) Si no se cumple la condición \rightarrow Siguiente μ Dirección
- ▶ Resto de entradas → funcionamiento indefinido

Ejemplos de saltos operaciones elementales con la UC

Salto a la dirección 000100011100 (12 bits) si Z = 1.
En caso contrario se salta a la siguiente.

| O. Elemental | Señales |
|----------------------------|--|
| Si (Z) μPC=000100011100 | A0=0, B=0, C=0110 ₂ , mADDR=000100011100 ₂ |

Salto incondicional a la dirección 000100011111

| O. Elemental | Señales |
|------------------|--|
| μPC=000100011111 | A0=0, B=1, C=0000 ₂ , mADDR=000100011111 ₂ |


Salto a la primera µdirección del µprograma asociado al CO

| O. Elemental | Señales |
|--------------|--------------------------------|
| Salto a CO | A0=1, B=0, C=0000 ₂ |

Ejemplo

Salto a la μDirección 000100011100 (12 bits) si Z = 1.
En caso contrario se salta a la siguiente:


- A0 = 0
- ▶ B= 0
- C = 0110
- μ Addr = 000100011100



- Salto incondicional a la μDirección 000100011111
 - A0 = 0
 - ▶ B= I
 - C = 0000
 - μAddr = 000100011111


µDirección codificada en los bits 72-61 de la µInstrucción

Formato de la microinstrucción





| C0 C7 | Carga en registros |
|-------------------|--------------------------------|
| Ta,Td | Triestados a buses |
| TITI0 | Puertas triestado |
| M1,M2, M7, MA, MB | Multiplexores |
| SelP | Selector Registro estado |
| LC | Carga en Register File |
| SE | Extensión de signo |
| Size, Offset | Selector del registro IR |
| BW | Tamaño de operación en memoria |
| R,W | Operación de memoria |
| IOR, IOW | Operación de E/S |
| INTA | Reconocimiento INT |
| I | Habilitar interrupciones |
| U | Usuario/núcleo |

Selector de registros



Selector de registros Ejemplo






RI:
$$D_{31}D_{30}D_{29}D_{28}D_{27}D_{26}D_{25}.....D_{4}D_{3}D_{2}D_{1}D_{0}$$

Si Displ = 11011 \rightarrow Output = $D_{31}D_{30}D_{29}D_{28}D_{27}$
Si Displ = 00000 \rightarrow Output = $D_{4}D_{3}D_{2}D_{1}D_{0}$
Si Displ = 10011 \rightarrow Output = $D_{23}D_{22}D_{21}D_{20}D_{19}$
Si Displ = 01011 \rightarrow Output = $D_{15}D_{14}D_{13}D_{12}D_{11}$

Selector de registros




conjunto

en Displ


Selector de registros

Si el formato de una instrucción almacenada en IR es:




- Si se quiere seleccionar el campo con el Reg 2 en la puerta B del banco de registros \rightarrow SelB = 10000 (RB se obtiene de los bits 20...16 del IR)
- Si se quiere seleccionar el campo con el Reg 3 en la puerta A del banco de registros \rightarrow SelA = 01011 (RA se obtiene de los bits 15...11 del 1R)
- Si se quiere seleccionar el campo con el Reg I en la puerta C del banco de registros \rightarrow SelC = 10101 (RC se obtiene de los bits 25...21 del IR)

Selección del código de operación de la ALU



- Si MC = I, el código de operación de la ALU se obtiene directamente de la microinstrucción (SelCop)
- Si MC = 0, el código de operación de la ALU se obtiene de los cuatro últimos bits almacenados en el registro de instrucción

Código de excepción



ExCode:

- Permite tener un valor inmediato cualquiera de 4 bits,
- Especialmente útil para generar el vector de interrupción a utilizar cuando se produce una excepción en la instrucción.

Contenidos

- Elementos de un computador
- 2. Organización del procesador
- La unidad de control
- 4. Ejecución de instrucciones
- 5. Diseño de la unidad de control
 - a) Tareas en el diseño de una unidad de control
 - b) Unidad de control almacenada
 - Unidad de control en WepSIM
 - d) Ejemplo de juego de instrucciones microprogramado
- 6. Modos de ejecución
- 7. Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo

Ejemplo

▶ Instrucciones a microprogramar con WepSIM*:

| Instrucción | Cód. Oper. | Significado |
|---------------------|------------|----------------------------------|
| ADD Rd, Rf1, Rf2 | 000000 | Rd ← RfI+ Rf2 |
| LI R, valor | 000001 | R ← valor |
| LW R, dir | 000010 | $R \leftarrow MP[dir]$ |
| SW R, dir | 000011 | MP[dir] ← R |
| BEQ Rf1, Rf2, despl | 000100 | if (RfI == Rf2) PC ← PC +desp |
| J dir | 000101 | PC ← dir |
| HALT | 000110 | Parada, bucle infinito |

^{*} Memoria de un ciclo

▶ FETCH

| Ciclo | Op. Elemental | Señales activadas (resto a 0) | С | В / | 40 |
|-------|----------------|-------------------------------|------|-----|----|
| 0 | MAR ← PC | T2, C0 | 0000 | 0 | 0 |
| 1 | MBR ← MP | $T_a, R, BW = II, CI, MI$ | 0000 | 0 | 0 |
| | PC ← PC + 4 | M2, C2 | 0000 | 0 | 0 |
| 2 | IR ← MBR | TI, C3 | 0000 | 0 | 0 |
| 3 | Decodificación | | 0000 | 0 | I |

▶ ADD Rd, Rf1, Rf2

| Ciclo | Op. Elemental | Señales activadas (resto a 0) | С | В | A0 |
|-------|----------------|--|------|---|----|
| 0 | Rd ← RfI + Rf2 | Cop = 1010 SelP=11, C7, M7 T6, LC SelA = 10000 (16) SelB = 01011 (11) SelC = 10101 (21) | 0000 | I | I |

| 6 bits | | 5 bits | 5 bits | 4 | 5 bits | 11 bits | |
|--------|-------|--------|--------|-------|--------|----------|---|
| СО | | Rd | Rf | | Rf2 | sin usar | |
| 31 | 26 25 | 5 2 | 21 20 | 16 15 | 11 | 10 | 0 |

▶ ADD Rd, RfI, Rf2

| Ciclo | Op. Elemental | Señales activadas (resto a 0) | U | B A0 |
|-------|----------------|---|------|------|
| 0 | Rd ← RfI + Rf2 | SelCop = 1010, MC SelP=11, C7, M7 T6, LC SelA = 10000 (16) SelB = 01011 (11) SelC = 10101 (21) | 0000 | II |

| | 6 bits | 5 bits | 5 bits | 5 bits 7 bit | ts 4 bits | |
|----|--------|--------|---------|--------------|-----------|------|
| | 000000 | Rd | Rf1 | Rf2 | sin usar | 1001 |
| 31 | 26 2 | 25 21 | 1 20 16 | 15 11 | 10 | 13 0 |

▶ LI R, valor

| Ciclo | Op. Elemental | Señales activadas (resto a 0) | С | В | A0 |
|-------|----------------|---|------|---|----|
| 0 | R ← IR (valor) | LC SelC = 10101 (21) T3, Size = 10000 Offset= 00000 SE=1 | 0000 | I | I |

| 6 bits | 5 | 5 bits | 5 bits | 16 bits | |
|--------|-------|--------|----------|-------------------|---|
| СО | | R | sin usar | número de 16 bits | |
| 31 | 26 25 | 2 | 21 20 | 16 15 |) |

LW R dir, con memoria síncrona de un ciclo

| Ciclo | Op. Elemental | Señales activadas (resto a 0) | С | В АС |) |
|-------|----------------|--|------|------|---|
| 0 | MAR ← IR (dir) | T3, C0 Size = 10000, Offset= 00000 | 0000 | 0 0 | |
| I | MBR ← MP[MAR] | Ta, R, BW = II, CI, MI | 0000 | 0 0 |) |
| 2 | R ← MBR | TI, LC, SelC = 10101 | 0000 | | |

| 6 bits | | 5 bits | 5 bits | 16 bits |
|--------|-------|--------|----------|----------------------|
| СО | | R | sin usar | dirección de 16 bits |
| 31 | 26 25 | 21 | 1 20 | 16 15 0 |

▶ LW R dir, con memoria asíncrona (MRdy=1 indica el fin)

| Ciclo | Op. Elemental | Señales activadas (resto a 0) | С | B A0 |
|-------|--------------------------------|--|------|------|
| 0 | MAR ← IR (dir) | T3, C0 Size = 10000, Offset= 00000 | 0000 | 0 0 |
| I | while (!MRdy) MBR ← MP[MAR] | Ta, R, BW = I I, C I, M I, MADDR=µAdd de esta µinstrucción | 0011 | Ι 0 |
| 2 | R ← MBR | TI, LC, SelC = 10101 | 0000 | 1 1 |

Se ejecuta esta microinstrucción mientras MRdy==0

> SW R dir, con memoria síncrona de un ciclo

| Ciclo | Op. Elemental | Señales activadas (resto a 0) | U | В | A0 |
|-------|---------------|---|------|---|----|
| 0 | MBR ← R | T9, C1, SelA=10101 | 0000 | 0 | 0 |
| I | MAR ← IR(dir) | T3, C0, Size = 10000, offset= 00000 | 0000 | 0 | 0 |
| 2 | MP[dir] ← MBR | Td,Ta, BW = 11,W | 0000 | I | I |

| 6 bits | 5 bits | 5 bits | | 16 bits |
|--------|--------|--------|-------|----------------------|
| СО | R | sin us | sar | dirección de 16 bits |
| 31 | 26 25 | 21 20 | 16 15 | 0 |

▶ BEQ RfI, Rf2, desp

| Ciclo | Op. Elemental | Señales activadas (resto a 0) | С | B A | 40 |
|-------|----------------------------------|--|------|-----|----|
| 0 | RfI- Rf2 | SelCop = 1011, MC, C7, M7 SelP = 11, SelA = 10101 SelB = 10000 | 0000 | 0 (| 0 |
| П | If (Z == 0) goto fetch else next | MADDR = 0 | 0110 | Ι (| 0 |
| 2 | RTI ←PC | T2, C4 | 0000 | 0 | 0 |
| 3 | RT2 ← IR (dir) | Size = 10000 Offset = 00000, T3,C5 | 0000 | 0 | 0 |
| 4 | PC ← RT1 +RT2 | SelCop = 1010, MC, MA, MB=01, T6,C2, | 0000 | I | I |

| 6 bits | 5 bits | 5 bits | | 16 bits | |
|--------|--------|--------|------|----------------|---|
| СО | Rf1 | | Rf2 | desplazamiento | |
| 31 | 26 25 | 21 20 | 16 1 | 1.5 | 0 |

J dir

| Ciclo | Op. Elemental | Señales activadas (resto a 0) | C B A0 |
|-------|---------------|--|----------|
| 0 | PC ← IR (dir) | C2,T3, size = 10000, offset= 00000 | 0000 I I |

| 6 bits | | 10 bits | 16 bits | |
|--------|-------|----------|----------------------|---|
| СО | | sin usar | dirección de 16 bits | |
| 31 | 26 25 | | 16 15 | 0 |

- <Lista de microcódigos>
- <Especificación de registros>
- <Pseudoinstruciones>

```
begin
{
    fetch: (T2, C0=1),
        (Ta, R, BW=11, C1, M1),
        (M2, C2, T1, C3),
        (A0, B=0, C=0)
}
```

```
ADD R1,R2, R3{
        co = 000000,
        nwords=1,
        RI = reg(25,21),
        R2 = reg(20, 16),
        R3 = reg(15, 11),
             (SelCop=1010, MC, SelP=11, M7, C7, T6, LC,
              SelA=01011, SelB=10000, SelC=10101,
              A0=I, B=I, C=0
```

```
BEQ RI, R2, desp{
                                                 etiqueta, representa
        co = 000100.
                                                 µdirección de salto
        nwords=1,
        RI = reg(25,21),
        R2 = reg(20, 16),
        desp=address(15,0)rel,
           (T8, C5),
           (SELA=10101, SELB=10000, MC=1, SELCOP=1011, SELP=11, M7, C7),
           (A0=0, B=I C=II0, MADDR=bck2ftch),
           (T5, M7 \leq 0, C7),
           (T2, C4),
           (SE=1, OFFSET=0, SIZE=10000, T3, C5),
           (MA=1, MB=1, MC=1, SELCOP=1010, T6, C2, A0=1, B=1, C=0),
 bck2ftch: (T5, M7=0, C7),
           (A0=I, B=I, C=0)
```

Especificación de registros

```
registers {
      0 = (zero, x0),
                                            I=(ra, xI),
      2=(sp, x2) (stack pointer), 3=(gp, x3),
                                           5=(t0, x5),
      4=(tp, x4),
                                           7=(t2, x7),
      6=(t1, x6),
      8=(s0, x8),
                                           9=(s1, x9),
      10=(a0, \times 10),
                                          II=(aI, \times II),
      12=(a2, \times 12),
                                         13=(a3, \times 13),
      14=(a4, \times 14),
                                          15=(a5, \times 15),
      16=(a6, \times 16),
                                          17=(a7, \times 17),
      18=(s2, \times 18),
                                          19=(s3, \times 19),
      20=(s4, \times 20),
                                         21=(s5, \times 21),
      22=(s6, \times 22),
                                         23=(s7, \times 23),
      24=(s8, \times 24),
                                         25=(s9, \times 25),
      26=(s10, x26),
                                         27=(s11, x27),
      28=(t3, \times 28),
                                         29=(t4, \times 29),
      30=(t5, \times 30),
                                         31=(t6, \times 31)
}
```

Contenido

- 1. Elementos de un computador
- 2. Organización del procesador
- 3. La unidad de control
- 4. Ejecución de instrucciones
- 5. Diseño de la unidad de control
- 6. Modos de ejecución
- 7. Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo


Modos de ejecución

- Se indica con un bit situado en el registro de estado (U)
- Al menos 2 modos:
 - Modo usuario
 - El procesador no puede ejecutar instrucciones privilegiadas (ejemplo: instrucciones de E/S, de habilitación de interrupciones, ...)
 - Si un proceso de usuario ejecuta una instrucción privilegiada se produce una interrupción
 - Modo núcleo
 - Reservado al sistema operativo
 - ▶ El procesador puede ejecutar todo el repertorio de instrucciones

Contenido

- 1. Elementos de un computador
- 2. Organización del procesador
- La unidad de control
- 4. Ejecución de instrucciones
- Diseño de la unidad de control
- 6. Modos de ejecución
- 7. Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo

Idea de interrupción



- Señal que llega a la U.C. y que rompe la secuencia normal de ejecución:
 - Se pausa la ejecución del programa actual y se transfiere la ejecución a otro programa que atiende la interrupción (ISR).
 - Al terminar el ISR la ejecución del programa se reanuda.
- Ejemplo de causas:
 - Cuando un periférico solicita la atención del procesador,
 - Cuando ocurre un error en la ejecución de la instrucción,
 - Etc.

Clasificación de las interrupciones

Excepciones hardware síncronas

Cuando un error ocurre en la ejecución de la instrucción en curso:
 División por cero, acceso a una posición de memoria ilegal, etc.

Excepciones hardware asíncronas

Fallos o errores en el hardware no relacionados con la instrucción en curso: impresora sin papel, etc.

Interrupciones externas


 Cuando un periférico precisa de atención por parte de la CPU: periféricos, interrupción del reloj

Llamadas al sistema

73


- Petición de servicio del sistema operativo
 - Instrucciones máquina especiales que generan una interrupción para activar al sistema operativo

Excepciones hardware asíncronas e Interrupciones externas




- Originan una ruptura de secuencia no programada
 - Antes del ciclo de fetch de la siguiente instrucción, ver si hay interrupción pendiente, y si la hay...
 - ...Bifurcación a subrutina del S.O. que la trata
- Posteriormente, restituye el estado y devuelve el control al programa interrumpido.
- Causa asíncrona a la ejecución del programa en curso
 - Atención a periférico
 - Etc.

Excepciones hardware síncronas




- Originan una ruptura de secuencia no programada
 - Dentro del microprograma de la instrucción en curso...
 - ...Bifurcación a subrutina del S.O. que la trata
- Posteriormente, restituye el estado y devuelve el control al programa interrumpido o finaliza su ejecución
- Causa síncrona a la ejecución del programa en curso
 - División entre cero
 - Etc.

Activación de interrupción en el registro de estado



Se indica con un bit situado en el registro de estado (I)

Activación de interrupción en el registro de estado



Operación de SELEC:

```
if (SelP1 = 1 AND SelP0 == 1)
  Output = C' V' N' Z' I U

if (SelP1 == 1 AND SelP0 == 0)
  Output = C V N Z I' U

if (SelP1 == 0 AND SelP0 == 1)
  Output = C V N Z I U'
```


Ciclo de reconocimiento de la interrupción (CRI)

- Forma parte del microcódigo antes del ciclo de fetch
 - Trata especialmente las interrupciones asíncronas
- Estructura general del CRI:
- 1. Comprueba se hay activada una señal de interrupción.
- Si está activada:
 - I. Salva PC y RE (el contador de programa y el registro de estado)
 - Equivalent to "push pc, push sr"
 - 2. Pasa de modo usuario a modo núcleo
 - □ Equivalent to "SR.U = 0"
 - 3. Obtiene la dirección de la rutina de tratamiento de la interrupción
 - □ Equivalent to "isr_addr = Vector_interrupts[id_interrupt]"
 - 4. Almacena en el contador de programa la dirección obtenida (de esta forma la siguiente instrucción será la de la rutina de tratamiento)
 - ☐ Equivalent to "PC = isr_addr"

Rutina de tratamiento de la interrupción (RTI)

- Forma parte del código del sistema operativo
 - Hay una RTI por cada interrupción que pueda darse
- Estructura general de las RTI:
- 1. Salva el resto de registros del procesador (que precise)
- 2. Atiende la interrupción
- 3. Restaura los registros del procesador guardados en (2)
- 4. Ejecuta una instrucción máquina especial: RETI
 - Restaura el registro de estado del programa interrumpido (fijando de nuevo el modo del procesador a modo usuario)
 - Restaura el contador de programa (de forma que la siguiente instrucción es la del programa interrumpido).

Interrupciones vectorizadas



Interrupciones vectorizadas

- El elemento que interrumpe suministra el vector de interrupción
- Este vector es un índice en una tabla que contiene la dirección de la rutina de tratamiento de la interrupción.
- La UC lee el contenido de esta entrada y carga el valor en el PC
- Cada sistema operativo rellena esta tabla con las direcciones de cada una de las rutinas de tratamiento, que son dependientes de cada sistema operativo.


Interrupciones en un PC con Windows

| esumen del sistema | Recurso | Dispositivo | Estado | |
|---|---------|--|----------|--|
| Recursos de hardware Conflictos/uso compartido DMA Hardware forzado E/S Memoria Componentes Entorno de software | IRQ 0 | Cronómetro del sistema | | |
| | IRQ 1 | Teclado PS/2 estándar | | |
| | IRQ 1 | Sistema CMOS/reloj en tiempo real Controladora de SMBus de la familia Intel(R) ICH10 - 3A30 Mouse PS/2 de Microsoft | | |
| | IRQ 11 | | | |
| | IRQ 12 | | | |
| | IRQ 13 | Procesador de datos numéricos | | |
| | IRQ 16 | Controladora estándar PCI IDE de doble canal | | |
| | IRQ 16 | Controladora de host universal USB de la familia Intel(R) ICH10 - 3A37 | OK OK | |
| | IRQ 17 | Puerto raíz PCI Express 1 de la familia Intel(R) ICH10 - 3A40 | OK | |
| | IRQ 17 | Puerto raíz PCI Express 5 de la familia Intel(R) ICH10 - 3A48 | OK | |
| | IRQ 18 | Controladora de host universal USB de la familia Intel(R) ICH10 - 3A36 | OK | |
| | IRQ 18 | Puerto raíz PCI Express 3 de la familia Intel(R) ICH10 - 3A44 Controladora de host mejorado USB de la familia Intel(R) ICH10 - 3A34 Realtek PCIe GBE Family Controller | | |
| | IRQ 18 | | | |
| | IRQ 18 | | | |
| | IRQ 19 | Controladora de host VIA compatible con OHCI 1394 | OK OK | |
| | IRQ 19 | Controladora de host universal USB de la familia Intel(R) ICH10 - 3A35 | OK | |
| | IRQ 19 | Puerto raíz PCI Express 4 de la familia Intel(R) ICH10 - 3A46 | OK | |
| | IRQ 19 | Controladora de host universal USB de la familia Intel(R) ICH10 - 3A39 | OK | |
| | IRQ 20 | Controladora estándar PCI IDE de doble canal | ОК | |
| | IRQ 20 | Controladora estándar PCI IDE de doble canal | ОК | |
| | IRQ 21 | Controladora de host universal USB de la familia Intel(R) ICH10 - 3A38 | ОК | |
| | IRQ 22 | Controladora de High Definition Audio | OK | |
| | IRQ 23 | Controladora de host mejorado USB de la familia Intel(R) ICH10 - 3A3A | OK | |
| | IRQ 23 | Controladora de host universal USB de la familia Intel(R) ICH10 - 3A34 | OK | |
| | IRQ 24 | NVIDIA GeForce GTX 260 | OK | |
| | IRQ 81 | Sistema Microsoft compatible con ACPI | OK | |
| | IRQ 82 | Sistema Microsoft compatible con ACPI | OK | |
| | IRQ 83 | Sistema Microsoft compatible con ACPI | OK | |
| | IRO 84 | Sistema Microsoft compatible con ΔCPI | OK | |

Interrupciones por software. Llamadas al sistema y sistemas operativos

- El mecanismo de llamadas al sistema es el que permite que los programas de usuario puedan solicitar los servicios que ofrece el sistema operativo
 - Cargar programas en memoria para su ejecución
 - Acceso a los dispositivos periféricos
 - Etc.
- Similar a las llamadas al sistema que ofrece el simulador CREATOR
 - Hay ejemplos en WepSIM que muestran cómo internamente se puede implementar las llamadas al sistema

Interrupciones software Llamadas al sistema (ejemplo: Linux)



Interrupciones del reloj y sistemas operativos

- La señal que gobierna la ejecución de las instrucciones máquina se divide mediante un divisor de frecuencia para generar una interrupción externa cada cierto intervalo de tiempo (pocos milisegundos)
- Estas interrupciones de reloj o tics son interrupciones periódicas que permite que el sistema operativo entre a ejecutar de forma periódica evitando que un programa de usuario monopolice la CPU
 - Permite alternar la ejecución de diversos programas en un sistema dado la apariencia de ejecución simultánea
 - Cada vez que llega una interrupción de reloj se suspende al programa y se salta al sistema operativo que ejecuta el planificador para decidir el siguiente programa a ejecutar

Contenido

- Elementos de un computador
- 2. Organización del procesador
- La unidad de control
- 4. Ejecución de instrucciones
- 5. Diseño de la unidad de control
- 6. Modos de ejecución
- 7. Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo

- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)




- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)




```
Award Modular BIOS v6.00PG, An Energy Star Ally
  Copyright (C) 1984-2007, Award Software, Inc.
Intel X38 BIOS for X38-DQ6 F4
Main Processor : Intel(R) Core(TM)Z Extreme CPU X9650 @ 4.00GHz(333x1Z
CPUID:0676 Patch ID:0000>
Menory Testing : 2096064K OK
Memory Runs at Dual Channel Interleaved
IDE Channel 0 Slave ; WDC WD3200AAJS-00RYA0 12.01801
IDE Channel 1 Slave : WDC WD3Z00AAJS-00RYA0 12.01B01
Detecting IDE drives ...
IDE Channel 4 Master : Mone
IDE Channel 4 Slave : Mone
IDE Channel 5 Master : Mone
IDE Channel 5 Slave : Mone
<DEL>:BIOS Setup <F9>:XpressRecoveryZ <F1Z>:Boot Menu <End>:Qflash
 9/19/2007-X38-ICH9-6A790G0QC-00
```

- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)
 - Carga en memoria el cargador del sistema operativo (MBR)




- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)
 - Carga en memoria el cargador del sistema operativo (MBR)
- Se ejecuta el cargador del sistema operativo
 - Establece opciones de arranque








- El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)
 - Carga en memoria el cargador del sistema operativo (MBR)
- Se ejecuta el cargador del sistema operativo
 - Establece opciones de arranque
 - Carga el programa de carga




- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)
 - Carga en memoria el cargador del sistema ope
- Se ejecuta el cargador del s
 - Establece opciones de ai
 - Carga el programa de ca
- Se ejecuta el programa de carga
 - Establece estado inicial para el S.O.
 - Carga el sistema operativo y lo ejecuta



```
tting sustem time from the hardware clock (localtime).
      etc/random-seed to initialize /dev/urandom.
nitializing basic system settings ...
dating shared libraries
etting hostname: engpc23.murdoch.edu.au
IIT: Entering runlevel: 4
.M ==> Going multiuser..
nitialising advanced hardware
nitialising network
etting up localhost ...
etting up inet1 ...
etting up route ...
etting up fancy console and GUI
pading fc-cache
colinit ==> Going to runlevel 4
tarting services of runlevel 4
 ree86 Display Manager
  mebuffer /dev/fb0 is 307200 bytes
```

resumen

- ▶ El Reset carga en los registros sus valores predefinidos
 - PC ← dirección de arranque del programa iniciador (en memoria ROM)
- Se ejecuta el programa iniciador
 - Test del sistema (POST)
 - Carga en memoria el cargador del sistema operativo (MBR)
- Se ejecuta el cargador del sistema operativo
 - Establece opciones de arranque
 - Carga el programa de carga
- Se ejecuta el programa de carga
 - Establece estado inicial para el S.O.
 - Carga el sistema operativo y lo ejecuta



Contenido

- 1. Elementos de un computador
- 2. Organización del procesador
- La unidad de control
- 4. Ejecución de instrucciones
- 5. Diseño de la unidad de control
- 6. Modos de ejecución
- 7. Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo

Tiempo de ejecución de un programa

Iron law of processor performance


$$Tiempo_{ejecuci\'on} = NI \times CPI \times t_{ciclo_CPU} + NI \times AMI \times t_{ciclo_mem}$$

- NI es el número de instrucciones máquina del programa
- es el número medio de ciclos de reloj necesario para ejecutar una instrucción
- t_{ciclo CPI} es el tiempo que dura el ciclo de reloj del procesador
- AMI es el número medio de accesos a memoria por instrucción
- t_{ciclo mem} es el tiempo de un acceso a memoria

Factores que afecta al tiempo de ejecución

| | NI | CPI | t _{ciclo_CPI} | AMI | t _{ciclo_mem} |
|------------------------------|----------|----------|------------------------|----------|------------------------|
| Programa | √ | | | ✓ | |
| Compilador | √ | √ | | ✓ | |
| Juego de instrucciones (ISA) | √ | ✓ | ✓ | √ | |
| Organización | | √ | ✓ | | ✓ |
| Tecnología | | | ✓ | | ✓ |

Modelo de procesador basado en camino de datos (sin bus interno)



Paralelismo a nivel de instrucción


- Procesamiento concurrente de varias instrucciones
- ▶ Combinación de elementos que trabajan en paralelo:
 - Procesadores segmentados: utilizan técnicas de pipeline para procesar varias instrucciones simultáneamente
 - Procesadores superescalares: procesador segmentado que puede ejecutar varias instrucciones en paralelo cada una de ellas en una unidad segmentada diferente
 - Procesadores multicore: procesador que combina dos o más procesadores independientes en un solo empaquetado

Segmentación de instrucciones



- Etapas de ejecución de una instrucción:
 - LI: Lectura de la instrucción e incremento del PC
 - D: Decodificación
 - ▶ LO: Lectura de Operandos
 - EJ: Ejecución de la instrucción
 - **EO**: Escritura de Operandos


Segmentación de instrucciones sin pipeline



Etapas de ejecución de una instrucción:


- LI: Lectura de la instrucción e incremento del PC
- D: Decodificación
- ▶ LO: Lectura de Operandos
- EJ: Ejecución de la instrucción
- **EO**: Escritura de Operandos

Segmentación de instrucciones sin pipeline




- Si cada fase dura N ciclos de reloj, entonces
 - Una instrucción se ejecuta en 5*N ciclos de reloj
 - ▶ Se ejecuta 1/5 de instrucción cada N ciclos de reloj

Segmentación de instrucciones con pipeline



- Si cada fase dura N ciclos de reloj, entonces
 - ▶ Una instrucción se ejecuta en 5*N ciclos de reloj
 - Cada N ciclos de reloj termina I de instrucción


Superescalar




Pipeline con varias unidades funcionales en paralelo

Multicore

Múltiples procesadores en el mismo encapsulado





Grupo ARCOS

uc3m Universidad Carlos III de Madrid

Tema 4 (II) El procesador

Estructura de Computadores Grado en Ingeniería Informática

