Grupo ARCOS

uc3m Universidad Carlos III de Madrid

Tema 4 (II) El procesador

Estructura de Computadores Grado en Ingeniería Informática




Contenidos

- Elementos de un computador
- 2. Organización del procesador
- 3. La unidad de control
- 4. Ejecución de instrucciones
- 5. Diseño de la unidad de control
 - a) Tareas en el diseño de una unidad de control
 - b) Unidad de control almacenada
 - Unidad de control en WepSIM
 - d) Ejemplo de juego de instrucciones microprogramado
- 6. Modos de ejecución
- Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo


Recordatorio

Señales de control



Recordatorio


Unidad de control




Contenidos

- Elementos de un computador
- 2. Organización del procesador
- La unidad de control
- 4. Ejecución de instrucciones
- 5. Diseño de la unidad de control
 - a) Tareas en el diseño de una unidad de control
 - b) Unidad de control almacenada
 - c) Unidad de control en WepSIM
 - d) Ejemplo de juego de instrucciones microprogramado
- 6. Modos de ejecución
- 7. Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo

Unidad de control





- Cada una de las señales de control es función del valor de:
 - El contenido del RI
 - El contenido de RE
 - ► El momento del tiempo

Diseño de la unidad de control

- Para cada instrucción máquina:
 - Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj
 - Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
 - Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj

Instrucción




Secuencia de **operaciones elementales**



- 1. RI <- [PC]
- 2. PC++
- 3. decodificación
- 4. R0 <- R1




Secuencia de **señales de control** por cada operación elemental






Circuito que genera señales:

- a) Control cableado
- b) Control microprogramado





Ejemplo

Diseño de una unidad de control para un juego de 4 instrucciones máquina:

Instrucciones a considerar:

```
> add Rd, Rf: Rd <- Rd + Rf
> lw Rd, dir: Rd <- MP[dir]
> sw Rf, dir: MP[dir] <- Rf
> bz R, dir: if (R==0) PC<- dir</pre>
```

Diseño de la unidad de control

- Para cada instrucción máquina:
 - Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj
 - Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
 - Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj

Instrucción




Secuencia de **operaciones elementales**



- 1. RI <- [PC]
- 2. PC++
- 3. decodificación
- 4. R0 <- R1




Secuencia de **señales de control** por cada operación elemental






Circuito que genera señales:


- a) Control cableado
- b) Control microprogramado





Máquina de estados para ejemplo

add rd, rf lw rd, dir sw Rf, dir bz R, dir



Diseño de la unidad de control

- Para cada instrucción máquina:
 - Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj






Secuencia de **operaciones elementales**

- mv R0 R1
- 1. RI <- [PC]
- 2. PC++
- 3. decodificación
- 4. R0 <- R1

- Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
- Diseñar un circuito que genere el valor de cada señal de control en cada ciclo de reloj



Secuencia de **señales de control** por cada operación elemental






Circuito que genera señales:


- a) Control cableado
- b) Control microprogramado






Técnicas de control

- **Dos técnicas** de diseñar y construir una unidad de control:
 - a) Lógica cableada
 - b) Lógica almacenada (microprogramación)



Unidad de control cableada

- Construcción mediante puertas lógicas, siguiendo los métodos de diseño lógico.
- Características:
 - Ventajas:
 - Muy rápida (usado en computadores RISC)
 - Inconvenientes:
 - Laborioso y costoso el diseño y puesta a punto del circuito.
 - Difícil de modificar: rediseño completo.






Unidad de control almacenada. Microprogramación

Idea básica:

Emplear una memoria (memoria de control) donde almacenar las señales de cada ciclo de cada instrucción.


- Características:
 - Fácil modificación
 - Actualización, ampliación, etc..
 - ▶ Ej.: Ciertas consolas, routers, etc.
 - Fácil tener instrucciones complejas
 - EJ.: Rutinas de diagnóstico, etc.
 - Fácil tener varios juegos de instrucciones
 - ▶ Se pueden emular otros computadores.
 - ► HW simple ⇒ difícil microcódigo




Contenidos

- Elementos de un computador
- 2. Organización del procesador
- 3. La unidad de control
- 4. Ejecución de instrucciones
- 5. Diseño de la unidad de control
 - a) Tareas en el diseño de una unidad de control
 - b) Unidad de control almacenada
 - c) Unidad de control en WepSIM
 - d) Ejemplo de juego de instrucciones microprogramado
- 6. Modos de ejecución
- 7. Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo

Estructura general de una unidad de control microprogramada




Estructura general de una unidad de control microprogramada




Formato de las microinstrucciones

Formato de la microinstrucción: especifica el n.º de bits y el significado de cada uno de ellos.




- Las señales se agrupan por campos:
 - Señales triestado de acceso a bus
 - Señales de gobierno de la ALU
 - Señales de gobierno del banco de registros
 - Señales de gobierno de la memoria
 - Señales de control de los multiplexores

Estructura general de una unidad de control microprogramada



Unidad de control almacenada.


Microinstrucciones



- Microinstrucción: A cada palabra que define el valor de cada señal de control en un ciclo de una instrucción/fetch/CRI
- Las microinstrucciones
 - tienen un bit por cada señal de control.
 - cadena de l's y 0's que representa el estado de cada señal de control durante un período de una instrucción.

Unidad de control almacenada.


Microprograma y microcódigo



- Microprograma: conjunto ordenado de microinstrucciones, que representan el cronograma de una instrucción máquina.
- Microcódigo: conjunto de los microprogramas de una máquina.


Ejemplo: Máquina de estados

Ejemplo para un computador con solo 4 instruc. máquina



Ejemplo: microinstrucciones asociadas

Ejemplo para un computador con solo 4 instruc. máquina



Ejemplo: Microcódigo

add r1, r2
lw r1, dir
bz dir
sw r1


	C0	Cl	C2	C3	C4	C5	92	C2	T1	T2	Т3	T4	T5	9L	T7	8L	T9	T10	LE	MA	MB1	MB0	M1	M2	M7	R	≽	Та	Ld	
ufetch0	1	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	1
ufetch1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	fetcl
ufetch2	0	0	0	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
µadd0	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	add
µlw0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
μw1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	lw
µlw2	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	
μsw0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
usw1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	0	0	0	0	sw
usw3	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	
μbz0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	bz
μbz1	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	02

Contenido de la memoria de control



- FETCH: traer sig. Instrucción
 - Ciclo Reconocimiento Int.
 - ▶ IR<- Mem[PC], PC++, salto-a-C.O.</p>
- Microprograma:
 uno por instrucción de ensamblador
 - Traer resto de operandos (si hay)
 - Actualizar PC en caso de más operandos
 - Realizar la instrucción
 - Salto a FETCH

Estructura general de una unidad de control microprogramada



Estructura de la unidad de control microprogramada

FETCH II Sa0; #valor ... j; dir


Tres condiciones básicas:

- I. Memoria de control suficiente para almacenar todos los microprogramas correspondientes a todas las instrucciones.
- Procedimiento para asociar a cada instrucción su microprograma
 - Procedimiento que convierta el código de operación de la instrucción en la dirección de la memoria de control donde empieza su microprograma.
- Mecanismo de secuenciación para ir leyendo las sucesivas microinstrucciones, y para bifurcar a otro microprograma cuando termina el que se está ejecutando.

Dos alternativas:


- 1. Secuenciamiento explícito.
- 2. Secuenciamiento implícito.

Estructura de UC microprogramada con secuenciamiento **explícito**




- Memoria de control guarda todos los μprogramas, donde cada μinstrucción proporciona la μdirección de la μinstrucción siguiente
- El CO representa la μDirección de la primera μinstrucción asociado a la instrucción máquina

Estructura de UC microprogramada con secuenciamiento **explícito**




- Memoria de control guarda todos los μprogramas, donde cada μinstrucción proporciona la μdirección de la μinstrucción siguiente
- Problema: gran cantidad de memoria de control para el secuenciamiento de instrucciones, necesario almacena la µdirección siguiente

Estructura de U.C. microprogramada con secuenciamiento **implícito**





- Memoria de control guarda todos los microprogramas de forma consecutiva en la memoria de control
- La ROM/PLA asocia a cada instrucción su microprograma (primera µdirección)
- Siguiente µinstrucción (+1), µbifurcaciones condicionales o µbucles

30





Control Memory







Control Memory








En el Registro de Instrucción el CO




ROM (co2µAddr) μAddr for 1st μI of μP 0 μAddr for 1st μI of μP 1 N μAddr for 1st μI of μP N




Ejemplo de funcionamiento de una UC con secuenciación **implícito**

ROM (co2µAddr) μAddr for 1st μI of μP 0 μAddr for 1st μI of μP 1 N μ Addr for 1st μ I of μ P N




Ejemplo de funcionamiento de una UC con secuenciación **implícito**


ROM (co2µAddr) μAddr for 1st μI of μP 0 μAddr for 1st μI of μP 1 N μAddr for 1st μI of μP N





Contenidos


- Elementos de un computador
- 2. Organización del procesador
- La unidad de control
- 4. Ejecución de instrucciones
- 5. Diseño de la unidad de control
 - a) Tareas en el diseño de una unidad de control
 - b) Unidad de control almacenada
 - c) Unidad de control en WepSIM
 - d) Ejemplo de juego de instrucciones microprogramado
- 6. Modos de ejecución
- 7. Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo











Ejemplos de saltos más frecuentes operaciones elementales con la UC

Salto a la dirección 000100011100 (12 bits) si Z = 1.
En caso contrario se salta a la siguiente.

O. Elemental	Señales
Si (Z) μPC=000100011100	A0=0, B=0, C=0110 ₂ , mADDR=000100011100 ₂

Salto incondicional a la dirección 000100011111

O. Elemental	Señales
μPC=000100011111	A0=0, B=1, C=0000 ₂ , mADDR=000100011111 ₂


Salto a la primera µdirección del µprograma asociado al CO

O. Elemental	Señales
Salto a CO	A0=1, B=0, C=0000 ₂


A0	В	C3	C2	СІ	C0	Acción
0	0	0	0	0	0	Siguiente µDirección
0	I	0	0	0	0	Salto incondicional a MADDR
0	0	0	0	0	I	Salto condicional a MADDR si INT = I (*)
0	I	0	0	I	0	Salto condicional a MADDR si IORdy = 0 (*)
0	I	0	0	I	I	Salto condicional a MADDR si MRdy = 0 (*)
0	0	0	I	0	0	Salto condicional a MADDR si U = I (*)
0	0	0	I	0	I	Salto condicional a MADDR si I = I (*)
0	0	0	I	I	0	Salto condicional a MADDR si $Z = I$ (*)
0	0	0	I	I	I	Salto condicional a MADDR si N = I (*)
0	0	I	0	0	0	Salto condicional a MADDR si O = I (*)
I	0	0	0	0	0	Salto a μProg. (ROM c02μaddr)
	I	0	0	0	0	Salto a fetch (µDir = 0)


- (*) Si no se cumple la condición \rightarrow Siguiente μ Dirección
- ▶ Resto de entradas → funcionamiento indefinido

Formato de la microinstrucción





C0 C7	Carga en registros
Ta,Td	Triestados a buses
TITI0	Puertas triestado
M1,M2, M7, MA, MB	Multiplexores
SelP	Selector Registro estado
LC	Carga en Register File
SE	Extensión de signo
Size, Offset	Selector del registro IR
BW	Tamaño de operación en memoria
R,W	Operación de memoria
IOR, IOW	Operación de E/S
INTA	Reconocimiento INT
I	Habilitar interrupciones
U	Usuario/núcleo







Output






RI: $D_{31}D_{30}D_{29}D_{28}D_{27}D_{26}D_{25}.....D_4D_3D_2D_1D_0$ Si Displ = 11011 \rightarrow Output = $D_{31}D_{30}D_{29}D_{28}D_{27}$ Si Displ = 00000 \rightarrow Output = $D_4D_3D_2D_1D_0$ Si Displ = 10011 \rightarrow Output = $D_{23}D_{22}D_{21}D_{20}D_{19}$ Si Displ = 01011 \rightarrow Output = $D_{15}D_{14}D_{13}D_{12}D_{11}$









- Si MR = 1, RA se obtiene directamente de la μInstrucción
- Si MR = 0, RA se obtiene de un campo de la instrucción (en IR)

Si el formato de una instrucción almacenada en IR es:




- Si se quiere seleccionar el campo con el Reg 2 en la puerta B del banco de registros \rightarrow SelB = 10000 (RB se obtiene de los bits 20...16 del IR)
- Si se quiere seleccionar el campo con el Reg 3 en la puerta A del banco de registros \rightarrow SelA = 01011 (RA se obtiene de los bits 15...11 del 1R)
- Si se quiere seleccionar el campo con el Reg I en la puerta C del banco de registros \rightarrow SelC = 10101 (RC se obtiene de los bits 25...21 del IR)

Selección del código de operación de la ALU



- Si MC = I, el código de operación de la ALU se obtiene directamente de la microinstrucción (SelCop)
- Si MC = 0, el código de operación de la ALU se obtiene de los 4 últimos bits almacenados en el registro de instrucción

Código de excepción



ExCode:

- Permite tener un valor inmediato cualquiera de 4 bits,
- Especialmente útil para generar el vector de interrupción a utilizar cuando se produce una excepción en la instrucción.

Contenidos

- Elementos de un computador
- 2. Organización del procesador
- La unidad de control
- 4. Ejecución de instrucciones
- 5. Diseño de la unidad de control
 - a) Tareas en el diseño de una unidad de control
 - b) Unidad de control almacenada
 - Unidad de control en WepSIM
 - d) Ejemplo de juego de instrucciones microprogramado
- 6. Modos de ejecución
- 7. Interrupciones
- 8. Arranque de un computador
- 9. Prestaciones y paralelismo

Ejemplo

▶ Instrucciones a microprogramar con WepSIM*:

Instrucción	Cód. Oper.	Significado
ADD Rd, Rf1, Rf2	000000	Rd ← RfI+ Rf2
LI R, valor	000001	R ← valor
LW R, dir	000010	R ← MP[dir]
SW R, dir	000011	MP[dir] ← R
BEQ Rf1, Rf2, despl	000100	if (RfI == Rf2) PC ← PC +desp
J dir	000101	PC ← dir
HALT	000110	Parada, bucle infinito

^{*} Memoria de un ciclo

Diseño con la U.C. de WepSIM

- Para cada instrucción máquina (y fetch):
 - Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj

Instrucción




Secuencia de **operaciones elementales**

- mv R0 R1
- 1. RI <- [PC]
- 2. PC++
- 3. decodificación
- 4. *R0* <- *R1*


- Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
- Se indica el contenido de la memoria de control en cada ciclo de reloj

Secuencia de **señales de control** por cada operación elemental





Circuito que genera señales: Control microprogramado. Cargar microprogramación.



▶ FETCH

Ciclo	Op. Elemental	
0	MAR ← PC	
1	MBR ← MP	
	PC ← PC + 4	
2	IR ← MBR	
3	Decodificación	

Diseño con la U.C. de WepSIM

- Para cada instrucción máquina (y fetch):
 - Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj

Instrucción




Secuencia de **operaciones elementales**


- mv R0 R1
- 1. RI <- [PC]
- 2. PC++
- 3. decodificación
- 4. R0 <- R1

- Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
- Se indica el contenido de la memoria de control en cada ciclo de reloj

Secuencia de **señales de control** por cada operación elemental



Circuito que genera señales: Control microprogramado. Cargar microprogramación.



WepSIM: ejemplo de FETCH

▶ FETCH

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	В АО
0	MAR ← PC	T2, C0	0000	0 0
I	MBR ← MP	Ta, R, BW=11, C1, M1	0000	0 0
	PC ← PC + 4	M2, C2	0000	0 0
2	IR ← MBR	TI, C3	0000	0 0
3	Decodificación		0000	0 I

Diseño con la U.C. de WepSIM

- Para cada instrucción máquina (y fetch):
 - Definir el comportamiento en lenguaje de transferencia de registro (RT) en cada ciclo de reloj
 - Traducir el comportamiento a valores de cada señal de control en cada ciclo de reloj
 - Se indica el contenido de la memoria de control en cada ciclo de reloj

Instrucción


Secuencia de **operaciones elementales**

mv R0 R1

- 1. RI <- [PC]
- 2. PC++
- 3. decodificación
- 4. R0 <- R1




Secuencia de **señales de control** por cada operación elemental





Circuito que genera señales: Control microprogramado. Cargar microprogramación.



Microprogramas en WepSIM

C.	O.E.	Señales activadas
0	MAR ← PC	T2, C0
	MBR ← MP, PC ← PC + 4	Ta, R, BW=11, C1, M1, M2, C2
2	IR ← MBR	TI, C3
3	Decod.	A0=1, B=0, C=0

Esqueleto

<Lista de microcódigos>

<Especificación de registros>

<Pseudoinstruciones>

```
begin
   fetch: (T2, C0=1),
          (Ta, R, BW=II, CI, MI),
          (M2, C2, T1, C3),
          (A0, B=0, C=0)
registers {
      0=(zero, x0), I=(ra, xI), 2=(sp, x2)(stack\_pointer),
      3=(gp, \times 3), 4=(tp, \times 4), 5=(t0, \times 5),
      6=(t1, x6), 7=(t2, x7), 8=(s0, x8),
      9=(s1, x9), 10=(a0, x10), 11=(a1, x11),
      12=(a2, \times 12), 13=(a3, \times 13), 14=(a4, \times 14),
      15=(a5, \times 15), 16=(a6, \times 16), 17=(a7, \times 17),
      18=(s2, \times 18), 19=(s3, \times 19), 20=(s4, \times 20),
      21=(s5, \times 21), 22=(s6, \times 22), 23=(s7, \times 23),
      24=(s8, \times 24), 25=(s9, \times 25), 26=(s10, \times 26),
      27=(s11, x27), 28=(t3, x28), 29=(t4, x29),
      30=(t5, \times 30), 31=(t6, \times 31)
```

▶ ADD Rd, Rf1, Rf2

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	B A0
0	Rd ← RfI + Rf2	SelA=10000 (16), SelB=01011 (11), MC=0,T6, SelP=11, C7, M7, SelC=10101 (21), LC	0000	II

	6 bits	5 bits	5 bits	5 bits 7 bit	ts 4 bits	
	000000	Rd	Rf1	Rf2	sin usar	1010
31	26 2	25 21	1 20 16	15 11	10	13 0

▶ ADD Rd, Rf1, Rf2

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	В	A0
0	Rd ← RfI + Rf2	SelA=10000 (16), SelB=01011 (11), SelCop=1010, MC=1, SelP=11, C7, M7, T6, SelC=10101 (21), LC	0000	I	I

6 bits		5 bits	5 bits	5 bits	11 bits	
СО		Rd	Rf	Rf2	sin usar	
31	26 25	21	20 16	15 11	10	0

Especificación de microprogramas en WepSIM

WepSIM: ejemplo de ADD

```
fetch: (T2, C0=1).
     (Ta, R, BW=II, CI, MI),
(M2, C2, TI, C3),
add R1, R2, R3 {
                co = 100000,
                nwords=1,
                RI = reg(25,21),
                R2 = reg(20, 16),
                R3 = reg(15, 11),
                        (SelA=01011, SelB=10000,
                         SelCop=1010, MC, SelP=11, M7, C7,
                     T6, SelC=10101, LC,
                                                                           A0=1, B=1, C=0
            I=(ra, xI),
                    2=(sp, x2)(stack_pointer),
            4=(tp, x4),
            7=(t2, x7),
           10=(a0, \times 10), II=(a1, \times 11)
   12=(a2, x12), 13=(a3, x13), 14=(a4, x14),
   15=(a5, x15), 16=(a6, x16), 17=(a7, x17),
   18=(s2, x18), 19=(s3, x19), 20=(s4, x20)
   21=(s5, x21), 22=(s6, x22), 23=(s7, x23)
   24=(s8, x24), 25=(s9, x25), 26=(s10, x26),
   27=(s11, x27), 28=(t3, x28), 29=(t4, x29),
   30=(t5, x30), 31=(t6, x31)
```

▶ LI R, valor

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	В	A0
0	R ← IR (valor)	LC SelC = 10101 (21) T3, Size = 10000 Offset= 00000 SE=1	0000	I	I

6 bits		5 bits	5 bits	16 bits
СО		R	sin usar	número de 16 bits
31	26 25	2	1 20 1	6 15 0

LW R dir, con memoria síncrona de un ciclo

Ciclo	Op. Elemental	Señales activadas (resto a 0)	C	B A0
0	MAR ← IR (dir)	T3, C0 Size = 10000, Offset= 00000	0000	0 0
I	MBR ← MP[MAR]	Ta, R, BW = II, CI, MI	0000	0 0
2	R ← MBR	TI, LC, SelC = 10101	0000	1 1

6 bits	5	bits	5 bits	16 bits
СО		R	sin usar	dirección de 16 bits
31	26 25	2:	1 20 1	6 15 0

▶ LW R dir, con memoria asíncrona (MRdy=1 indica el fin)

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С	B A0
0	MAR ← IR (dir)	T3, C0 Size = 10000, Offset= 00000	0000	0 0
I	while (!MRdy) MBR ← MP[MAR]	Ta, R, BW = 11, C1, M1, MADDR=µAdd de esta µinstrucción	0011	1 0
2	R ← MBR	TI, LC, SelC = 10101	0000	I I

Se ejecuta esta microinstrucción mientras MRdy==0

> SW R dir, con memoria síncrona de un ciclo

Ciclo	Op. Elemental	Señales activadas (resto a 0)	C	В	A0
0	MBR ← R	T9, C1, SelA=10101	0000	0	0
I	MAR ← IR(dir)	T3, C0, Size = 10000, offset= 00000	0000	0	0
2	MP[dir] ← MBR	Td,Ta, BW = 11,W	0000	I	I

6 bits	5 bits	5 bits		16 bits
СО	R	sin u	sar	dirección de 16 bits
31	26 25	21 20	16 15	0

▶ BEQ RfI, Rf2, desp

Ciclo	Op. Elemental	Señales activadas (resto a 0)	С В А0
0	RfI- Rf2	SelA=10101, SelB=10000, SelCop=1011, MC, C7, M7, SelP=11	0000 0 0
П	If (Z == 0) goto fetch else next	MADDR = 0	0110 1 0
2	RTI ←PC	T2, C4	0000 0 0
3	RT2 ← IR (dir)	Size = 10000, Offset = 00000, T3,C5	0000 0 0
4	PC ← RTI +RT2	MA, MB=01, SelCop=1010, MC, T6, C2	0000 I I

6 bits	5 bits	5 bits	ı	16 bits	
СО	Rf1		Rf2	desplazamiento	
31	26 25	21 20	16	15	0

Especificación de los microprogramas en WepSIM

WepSIM: ejemplo de BEQ

```
beq R1, R2, desp {
                                                  etiqueta, representa
       co = 000100.
                                                  µdirección de salto
       nwords=1,
       RI = reg(25,21),
       R2 = reg(20, 16),
       desp=address(15,0)rel,
           (T8, C5),
           (SELA=10101, SELB=10000, MC=1, SELCOP=1011, SELP=11, M7, C7),
           (A0=0, B=1, C=110, MADDR=bck2ftch),
           (T5, M7 \leq 0, C7),
           (T2, C4),
           (SE=1, OFFSET=0, SIZE=10000, T3, C5),
           (MA=1, MB=1, MC=1, SELCOP=1010, T6, C2, A0=1, B=1, C=0),
 bck2ftch: (T5, M7=0, C7),
           (A0=I, B=I, C=0)
```

J dir

Ciclo	Op. Elemental	Señales activadas (resto a 0)	C B A0
0	PC ← IR (dir)	C2,T3, size = 10000, offset= 00000	0000 I I

6 bits		10 bits	16 bits	
СО		sin usar	dirección de 16 bits	
31	26 25		16 15	0

Grupo ARCOS

uc3m Universidad Carlos III de Madrid

Tema 4 (II) El procesador

Estructura de Computadores Grado en Ingeniería Informática

