Architettura dei Calcolatori e Sistemi Operativi MIPS - Architettura

Chair

Politecnico di Milano

Prof. C. Brandolese

e-mail: carlo.brandolese@polimi.it

phone: +39 02 2399 3492

web: home.dei.polimi.it/brandole

Teaching Assistant

A. Canidio

e-mail: andrea.canidio@mail.polimi.it

material: github.com/acanidio/polimi_cr_acso_2018

Outline

Formato Istruzioni

- Istruzioni per formato
- Architettura a singolo ciclo
 - Funzionamento
 - Segnali di controllo

Architettura pipelined

- Funzionamento
- Esecuzione sequenziale vs pipelined
- Conflitti all'interno della pipeline
 - Conflitti strutturali
 - Conflitti sui dati
 - Conflitti di controllo

Formato istruzioni

Esistono 3 tipi di formati istruzioni nel processore MIPS

- Istruzioni R
- Istruzioni I
- Istruzioni J

Nome	Campi						Commenti	
Dimensione del campo	6 bit	5 bit	5 bit	5 bit	5 bit	6 bit	Tutte le istruzioni MIPS sono a 32 bit	
Formato R	codop	rs	rt	rd	shamt	funz	Formato delle istruzioni aritmetiche	
Formato I	codop	rs	rt	indirizzo / costante			Formato delle istruzioni di trasferimento dati di salto condizionato e immediate	
Formato J	codop	indirizzo di destinazione				Formato delle istruzioni di salto incondizionato		

I campi definiti sono

codopcodice operativo

rsprimo registro sorgente

– rt secondo registro sorgente

rdregistro destinazione

shamt shift amount

funzcodice funzione

costantevalore costante


indirizzo di destinazione

Istruzioni per formato

Istruzioni MIPS	Nome	Formato	Pseudoistruzioni MIPS	Nome	Formato
add	add	R	move	move	R
subtract	sub	R	multiply	mult	R
add immediate	addi	1	multiply immediate	multi	1
load word	1 w	1	load immediate	li	1
store word	SW	I	branch less than	blt	1
load half	1 h	I	branch less than or equal	ble	1
load half unsigned	1 hu	I	branch greater than	bgt	1
store half	sh	I	branch greater than or equal	bge	1
load byte	1 b	1			
load byte unsigned	1 bu	I			
store byte	sb	I			
load linked	11	I			
store conditional	Sc	I			
load upper immediate	lui	I			
and	and	R			
or	or	R			
nor	nor	R			
and immediate	andi	1			
or immediate	ori	I			
shift left logical	sll	R			
shift right logical	srl	R			
branch equal	beq	I			
branch not equal	bne	1			
set less than	slt	R			
set less than immediate	slti	I			
set less than immediate unsigned	sltiu	I			
jump	j	J			
jump register	jr	R			
jump and link	jal	J			

Architettura a singolo ciclo

- Schema semplificato dell'architettura MIPS a singolo ciclo
 - Supporto della maggior parte delle funzioni




Funzionamento (I)

Il funzionamento dell'architettura MIPS si divide in 5 parti principali:

FETCH

- Caricamento dell'istruzione nel PC dalla memoria istruzioni
- Incremento del PC




DECODE

- Lettura dei dati da Register File
- Preparazione di eventuali altri operandi per la ALU (Ex. Immediati)
- Preparazione dei segnali di controllo per l'esecuzione dell'istruzione

Funzionamento (II)

– EXECUTE

- Calcolo del risultato dell'operazione
- Calcolo indirizzo di salto




Funzionamento (III)

MEMORY

Caricamento di eventuali dati da memoria

WRITE BACK

Scrittura nel Register File



Architettura a singolo ciclo – Segnali di controllo

I segnali di controllo sono i punti di controllo dell'architettura MIPS

- L'unità di controllo genera questi segnali in base all'istruzione da eseguire
- Il controllore ALU è un sottosistema dell'unità di controllo

Nome del segnale	Effetto quando non asserito	Effetto quando asserito
RegDst	Il numero del registro di scrittura proviene dal campo rt (bit 20-16)	Il numero del registro di scrittura proviene dal campo rd (bit 15-11)
RegWrite	Nulla	Il dato viene scritto nel register file nel registro individuato dal numero del registro di scrittura
ALUSrc	Il secondo operando della ALU proviene dalla seconda uscita del register file (Dato letto 2)	Il secondo operando della ALU proviene dall'estensione del segno dei 16 bit meno significativi dell'istruzione
PCSrc	Nel PC viene scritta l'uscita del sommatore che calcola il valore di PC + 4	Nel PC viene scritta l'uscita del sommatore che calcola l'indirizzo di salto
MemRead	Nulla	Il dato della memoria nella posizione puntata dall'indirizzo viene inviato in uscita sulla linea «dato letto»
MemWrite	Nulla	Il contenuto della memoria nella posizione puntata dall'indirizzo viene sostituito con il dato presente sulla linea «dato scritto»
MemtoReg	Il dato inviato al register file per la scrittura proviene dalla ALU	Il dato inviato al register file per la scrittura proviene dalla Memoria Dati

Architettura a singolo ciclo – Controllore ALU

 Il controllore ALU decide come deve operare la ALU in base all'istruzione da eseguire

Linee di controllo della ALU	Operazione
0000	AND
0001	OR
0010	somma
0110	sottrazione
0111	set less than
1100	NOR

 Il segnale ALUOp, insieme al campo funzione determina l'operazione da eseguire

– LW/SW

- \rightarrow
- ALUOp = 00

— BEQ

- \rightarrow
- ALUOp = 01

Istruzione R

 \rightarrow


ALUOp = 10

 Si suppone che i blocchi logici richiesti per implementare l'unità di elaborazione di un processore abbiano le latenze riportate nella tabella seguente


Mem-I	Add	Mux	ALU	Registri	Mem-D	Estensione segno	Shift Sx 2
200 ps	70 ps	20 ps	90 ps	90 ps	250 ps	15 ps	10 ps

- 1. Se richiedessimo al processore solo di prelevare le istruzioni una dopo l'altra, quale sarebbe il periodo del clock?
- 2. Si consideri un'unità di elaborazione completa che debba eseguire solamente istruzioni di un unico tipo: salti incondizionati relativi al PC. Quale sarebbe il cammino critico di questa unità di elaborazione?

Riferimento per punto 1



Riferimento per punto 2-3



- I restanti tre problemi di questo esercizio riguardano l'elemento del cammino di elaborazione «Shift sx 2».
- 1. Quali tipi di istruzioni richiedono questa risorsa?
- 2. Per quali tipi di istruzioni (se ce ne sono) questa risorsa si trova sul loro cammino critico?
- 3. Supponendo che si vogliano supportare solamente le istruzioni add e branch incondizionato, discutere come la variazione della latenza di questa risorsa infuenzi il periodo del clock del processore. Si supponga che la latenza delle altre risorse non cambi.


 Per i problemi di questo esercizio si supponga che la percentuale delle singole istruzioni sia la seguente:

add	addi	not	beq	lw	sw
20 %	20 %	0 %	25 %	25 %	10 %

- 1. In quale percentuale del numero totale di cicli di clock viene utilizzata la memoria dati?
- 2. In quale percentuale del numero totale di cicli di clock viene richiesto il circuito di estensione del segno? Che cosa fa questo circuito durante l'esecuzione delle istruzioni che non utilizzano l'estensione del segno?


Architettura Pipelined

 Aggiungendo dei registri tra le varie fasi si ottiene una architettura pipelined




Esecuzione sequenziale vs pipelined

 Nell'esecuzione sequenziale ogni istruzione inizia la propria esecuzione solo al termine della precedente



 Nell'esecuzione pipelined si migliorano le prestazioni basata sulla sovrapposizione dell'esecuzione di più istruzioni appartenenti ad un flusso di esecuzione sequenziale.




Conflitti all'interno della pipeline

- I conflitti sorgono nelle architetture con pipelining quando non è possibile eseguire un'istruzione nel ciclo immediatamente successivo
 - Conflitti strutturali
 - Tentativo di usare la stessa risorsa hardware da parte di diverse istruzioni in modi diversi nello stesso ciclo di clock
 - Conflitti sui dati
 - Tentativo di usare un risultato prima che sia disponibile
 - Conflitti di controllo → Prossima lezione

Conflitto strutturali

Nell'architettura MIPS pipeline non abbiamo conflitti strutturali

- Memoria dati separata dalla memoria istruzioni
- Banco dei registri progettato per evitare conflitti tra la lettura e la scrittura nello stesso ciclo
 - Scrittura del banco dei registri nella prima metà del ciclo di clock
 - Lettura del banco dei registri nella seconda metà del ciclo di clock




Conflitti sui dati

 Un'istruzione dipende dal risultato di un'istruzione precedente che è ancora nella pipeline

Istruzione add \$s0, \$t0, \$t1 sub \$t2, \$s0, \$t3

Nella pipeline queste istruzioni vengono rappresentate come

add \$s0, \$t0, \$t1 sub \$t2, \$s0, \$t3



- Due possibili soluzioni a questo tipo di conflitti sono
 - NOP Inserimento di istruzioni NOP per evitare il conflitto
 - Scheduling Cambiamento dell'ordine di esecuzione delle istruzioni mantenendo equivalenza funzionale