

超大规模智算集群架构 技术调研报告

目录

1	引言	3
1.1	背景	3
1.2	报告目的	5
1.3	术语说明	5
2	超大规模智算集群概述	6
2.1	定义与规模划分	6
2.2	典型系统架构层次	6
2.3	核心挑战	7
3	国外典型案例	8
3.1	Meta AI Research SuperCluster (RSC)	8
3.2	Microsoft × OpenAI Azure AI 超算	8
3.3	Google TPU v4 / v5 Pod	9
3.4	NVIDIA Selene & DGX SuperPOD	10
3.5	xAI Colossus 集群	10
4	国内典型案例	11
4.1	鹏城云脑 II	11
4.2	华为 Atlas 900 AI 集群	12
4.3	阿里云飞天智算集群	12
4.4	百度智能云超级算力集群	12
4.5	国家智算网络 & 智源集群	13
5	核心架构技术深度分析	13
5.1	计算层：GPU/NPU 异构加速	13
5.2	网络层：高性能互联技术	14
5.3	存储层：分布式高速存储	15
5.4	能源与冷却	15
6	发展趋势	16
6.1	算力规模持续指数增长	16
6.1.1	训练算力增长与 Scaling Law 演变	16
6.1.2	推理需求的结构性崛起	17
6.2	芯片与封装演进	18
6.2.1	NVIDIA 数据中心 GPU 路线图	18
6.2.2	定制 ASIC 与显存技术演进	19

6.2.3	先进封装与芯片演进趋势	21
6.3	互联与网络架构演进	22
6.3.1	Scale-Up 互联: NVLink 域的持续扩展	22
6.3.2	Scale-Out 互联与网络拓扑	23
6.3.3	光互联、网内计算与智能网卡	24
6.4	存储与数据管线演进	26
6.4.1	训练存储挑战与 Checkpoint 优化	26
6.4.2	存储硬件、CXL 与数据预处理管线	27
6.5	软件栈与能效演进	29
6.5.1	并行策略与算子优化	29
6.5.2	容错、弹性训练与国产软件生态	31
6.5.3	能效与可持续性	32
6.6	多集群协同与跨域训练	33
6.6.1	跨数据中心训练与异构集群调度	33
6.6.2	多集群编排、联邦学习与整体趋势	35
7	总结与建议	36
7.1	综合对比	36
7.2	关键挑战与建议	37

1 引言

1.1 背景

过去十年间，深度学习模型参数规模与训练算力需求经历了多个数量级的跳变。2012 年 AlexNet 以约 6,100 万参数、两张 GTX 580 3GB GPU 训练约 5 到 6 天的规模开启了深度学习在计算机视觉领域的实用化；2017 年 Transformer 架构的提出为后续大语言模型奠定了统一结构基础；此后 BERT-Large（2018，340M 参数）、GPT-2（2019，1.5B 参数）接连将预训练模型推向更大尺度，但从公开资料和当时的工程实践看，这一阶段的训练资源仍远未进入后续万卡级系统的量级。

真正的拐点出现在 2020 年前后。GPT-3（175B 参数）在 Brown 等（NeurIPS 2020）中给出的训练总算力约为 3.14×10^{23} 次浮点运算；若按 PF-day（PetaFLOP/s·day）口径折算，大致对应约 3,640 PF-days，具体数字会随换算假设略有波动。关于硬件规模，行业中常见约一万块 V100 的二手估算，但这并非 GPT-3 论文直接披露的数据。这一规模已远超当时绝大多数学术机构的可用算力，标志着大模型训练开始从实验室事务转向系统工程问题。此后模型参数与训练算力仍在加速膨胀。Google PaLM 540B（2022）使用 6,144 块 TPU v4 训练，附录给出的训练算力约为 2.96×10^4 PF-days；Meta Llama 3.1 405B（2024）在公开估算中接近约 4.4×10^5 PF-days，并常被对应到超过 16,000 块 H100 的训练规模；GPT-4 等闭源旗舰未公开完整训练账本，行业中常见约两万五千块 A100、九十到一百天量级的说法，更适合用于观察数量级变化，而不宜当作官方台账。Epoch AI 的追踪数据显示，2010 年以来 notable 与 frontier 模型的训练算力大致保持每年约 4 到 5 倍的增长率，远快于摩尔定律所暗示的 18 到 24 个月周期。

与此同时，多模态模型也在持续推高系统需求。OpenAI 公开了 GPT-4V 的图像输入能力，Google 则将 Gemini Ultra 明确定位为原生多模态模型；这类系统把文本、图像乃至更复杂模态的处理需求带入同一训练与服务体系，不仅推高了参数量，也显著增加了数据吞吐与存储需求。MoE（Mixture of Experts）架构的普及，从 GShard、GLaM 到 Mixtral 与 DeepSeek-MoE，进一步放大了总参数规模，但不同模型之间差异很大，只有部分方案真正进入万亿总参数区间。虽然单次推理激活参数远小于总量，但训练阶段的全-to-All 通信与专家路由仍为集群互联带来了全新挑战。科学计算领域如蛋白质折叠预测 AlphaFold、气象大模型 Pangu-Weather 与材料模拟等，同样对大规模加速器集群产生持续需求，进一步扩大了智算基础设施的应用边界。

算力需求的指数级增长使基础设施瓶颈全面显现。算力密度方面，单张加速卡的功耗从 V100 时代的 300W 攀升至 H100 的 700W，GB200 NVL72 这一代整机柜功率已达约 120kW，传统风冷机房难以继续承载最高密度的训练部署。互联带宽方面，万卡级训练中梯度同步、激活传输与专家路由每秒产生 TB 级东西向流量，网络

拓扑、拥塞控制与尾延迟直接决定训练吞吐的天花板。存储吞吐方面，万卡并发读取语料的聚合带宽需求可达数 TB/s，而周期性 Checkpoint 写入又带来数十 TB 级的突发 I/O 压力，存储系统需要在持续高吞吐与突发写入之间同时交付。容错与运维方面，随着 GPU 数量扩展到万卡乃至更高规模，集群级故障间隔会被压缩到小时级甚至更短，弹性调度、自动检查点与故障隔离因此成为保障训练连续性的必需能力，而不再是附加能力。这些约束的叠加，使得超大规模智算集群的建设早已超越单纯采购更多 GPU 的范畴，转变为涵盖芯片选型、互联拓扑、存储架构、供配电与冷却、软件栈优化以及长期运维的系统性工程。

超大规模智算集群背后是前所未有的资本投入。微软、Meta、Google、Amazon 等头部厂商在 2024–2025 年间的年度资本支出均已攀升至数百亿乃至近千亿美元量级，AI 基础设施是最主要的驱动因素。几个公开数据点可以提供直观参照：微软 FY2025 单年计划支出约 800 亿美元，Meta 2024 年资本开支上调至 350–400 亿美元，Google 2024 年第一季度单季即达 120 亿美元；市场普遍预计 Amazon 2025 年资本支出也将接近千亿美元。xAI 在不到半年内完成十万卡级 Colossus 集群部署，而仅 GPU 采购约 30 亿美元则属于按市场价格做出的粗略估算。Oracle 也随着 AI 基础设施扩张显著提高资本开支，并参与了 OpenAI 主导的 Stargate 项目。这一投资规模意味着，智算基础设施的建设周期、供应链管理，尤其是 HBM、先进封装与光模块的交付能力，以及电力资源的获取，已经成为与芯片性能同等重要的竞争变量。

国内方面，政策、产业与技术三条线索交织推进。2022 年 2 月，国家发改委等四部门批复同意在京津冀、长三角、粤港澳大湾区、成渝、内蒙古、贵州、甘肃、宁夏建设全国一体化算力网络国家枢纽节点，东数西算工程正式启动。2023 年 10 月，工信部等六部门联合发布《算力基础设施高质量发展行动计划》，明确提出到 2025 年算力规模超过 300 EFLOPS、智能算力占比达到 35% 的目标。在芯片供给层面，美国商务部自 2022 年 10 月起陆续收紧对华高端 GPU 出口管制，A100、H100 等高端训练卡的直接采购受到限制，A800、H800 等阶段性可用版本也在后续规则中进一步趋严。这一外部约束加速了国产替代进程：华为昇腾 910B/910C、寒武纪思元系列、壁仞 BR100 系列、摩尔线程、海光 DCU 等国产加速器的研发与部署节奏明显加快。国产软件生态如 MindSpore、CANN、PaddlePaddle、OneFlow 等也在政策引导下提速，但在算子覆盖率、性能调优工具链与开发者社区活跃度方面，与 CUDA/NCCCL 生态仍有可见差距。与此同时，国内智算中心项目数量在 2024–2025 年间继续快速增加，但关于万卡级集群和智算中心总量的全国统一统计口径并不一致，一些行业报告和地方调研也指出，部分项目仍面临重复建设、上架率偏低等问题，通用算力过剩而高端训练算力紧缺、东部需求旺盛而西部资源利用率偏低的结构性矛盾依然存在。

除训练侧之外，推理侧的算力需求也在快速释放。随着 ChatGPT、文心一言、通义千问、Kimi 等大模型应用进入消费级与企业级市场，推理负载在整体算力消耗中的占比持续上升。多家机构的分析认为，到 2025 年前后推理侧与训练侧的算力消

耗已接近持平，并会在随后继续上升，例如 Deloitte 的预测是 2026 年推理负载占全部 AI 算力的比重将升至约三分之二。推理侧对基础设施的诉求与训练侧有显著差异，更强调单请求时延、吞吐密度与成本效率，而非单一集群的峰值算力。这推动了推理专用芯片如 Google TPU v5e、AWS Inferentia2、华为昇腾 310 系列、含光 800 等的发展，也促使 vLLM、TensorRT-LLM、continuous batching 等推理优化方案加速进入生产部署。对于智算中心规划而言，训练与推理的资源配比、硬件选型差异以及弹性调度能力，已成为架构设计阶段必须正视的议题。

1.2 报告目的

本报告旨在为智算中心规划、技术选型讨论与科研基础设施建设提供一份系统性的技术参考读本。报告首先从计算、网络、存储与能效四个维度分层梳理超大规模智算集群的典型架构模式与主流技术选型，帮助读者建立对系统整体结构的认知框架；随后选取国内外若干具有代表性的公开案例，从硬件配置、互联方案、软件生态与建设模式等角度进行对照分析，以呈现不同技术路线、不同建设主体与不同规模区间之间的异同；在此基础上，再进一步归纳当前超大规模智算集群面临的共性工程挑战，包括容错与弹性调度、网络拥塞与尾延迟、能效与可持续性、国产替代路径等，并结合产业动态与政策环境展望中短期内的技术演进方向。

报告侧重技术架构与工程实践层面的讨论。商业报价与采购比选、土建与机电详细设计、数据安全与合规审计等专业领域不在正文展开，涉及时仅做框架性提及；对于未公开完整训练账本的闭源模型，如 GPT-4，相关数据以公开报道与行业估算为基础，并在上下文中明确区分其与官方披露数据的边界。

1.3 术语说明

文中涉及计算、网络、存储、能效与模型训练等多个技术领域的专业术语，为便于不同背景的读者阅读，在此集中说明。FLOPS 表示每秒浮点运算次数，PetaFLOPS 与 ExaFLOPS 分别对应 10^{15} 与 10^{18} 量级；PF-day 表示 1 PetaFLOP/s 连续运行一日所对应的总计算量，常用于训练成本的横向比较与复盘。当前主流训练精度包括 FP32、FP16/BF16 与 FP8；其中 BF16 因指数位与 FP32 相同、动态范围一致，已成为大模型训练中最常见的精度之一；FP8 则在 H100 等新一代 GPU 的 Transformer Engine 中用于进一步提升吞吐，但对 loss scaling 与算子实现有更高要求。若无特别说明，文中提及的算力峰值均指 BF16 稠密 Tensor Core 峰值。

HBM 指高带宽内存，是当前训练加速卡的标配显存技术；NVLink 与 NVSwitch 对应 NVIDIA GPU 机内高速互联与交换，最新的 NVLink Switch 已可将互联域扩展到跨节点范围。InfiniBand、RoCE 与 RDMA 对应低延迟机间网络能力，其中 RoCE

是以太网上的 RDMA。Checkpoint 指周期性保存模型与优化器状态，用于容错与续训；TP、PP、DP 与 EP 分别指张量并行、流水线并行、数据并行与专家并行，实际大规模训练通常将其中多种策略组合使用。MFU 表示实际有效算力占硬件标称峰值的比例，是衡量集群训练效率的核心指标，当前前沿系统公开披露的 MFU 常见于 30% 左右到 50% 以上的区间。PUE 则是数据中心整体耗电与 IT 设备耗电之比，越接近 1 越节能；在典型工程实践中，传统风冷数据中心 PUE 常见于 1.3–1.6 区间，直接液冷多见于 1.1–1.2。TDP 指芯片的热设计功耗，是散热系统设计的重要基准参数；DPU 与 SmartNIC 则指可卸载网络、存储与安全处理的专用处理器或智能网卡，用于减轻主机 CPU 负担。

2 超大规模智算集群概述

2.1 定义与规模划分

业内常把面向 AI 训练或推理、规模达到千卡以上的专用基础设施称为超大规模智算集群。千卡在不同语境下可能指单一调度域，也可能指多可用区池化后的资源，跨项目对比时应对齐口径。按常见划分：

- **大规模集群**：1,000–4,000 张 A100 等效 GPU，BF16 稠密算力约在 1 ExaFLOPS 左右，主要服务中等模型训练和微调。
- **超大规模集群**：4,000–16,000 张，对应 1–10 ExaFLOPS，主要面向大型 LLM 训练。
- **极超大规模**：16,000–100,000 张以上，常用于前沿基础模型与国家级任务。

这里的 A100 等效与是否按 BF16 峰值、是否计入稀疏算力有关，文中涉及的算力量级多是稠密 Tensor 峰值的粗算，实际可持续算力仍受散热、功耗与并行效率约束。

2.2 典型系统架构层次

从工程上看，集群可自上而下分为应用与训练框架、调度与资源管理、网络互联、存储与计算节点五层。调度侧既要满足 Gang Scheduling 等训练作业习惯，也常在放置策略上优先利用机内 NVLink，再经 InfiniBand 或 RoCE 完成跨机通信。存储侧普遍采用分层：远端并行文件系统或对象存储承载主数据，节点本地 NVMe 作热缓存，框架侧再叠数据流水线预取。与业务流量相对，机间梯度与激活交换可视为东西向大流，对网络与存储的峰值规划往往比均值更关键。



图 1: 超大规模智算集群典型架构层次

2.3 核心挑战

模型变大后，张量并行与 MoE 等机制推高 AllReduce 与 All-to-All 流量，通信与计算争用同一窗口，缓解思路包括分层规约、通信与计算重叠、以及针对拓扑的调优。存储侧则同时面临语料顺序读与 Checkpoint 突发写，聚合带宽、元数据与客户端并发度不匹配时，GPU 会长时间等待 I/O。万卡级规模下，单点故障成为常态而非例外，检查点频率、弹性调度与恢复策略需要在可用性与吞吐之间折中。能效上，除 PUE 外，单位有效算力所耗电（与 MFU、并行效率相关）日益成为可比指标；整机功率达到数十兆瓦乃至更高时，供配电与冷却的重要性不亚于业务逻辑本身。

3 国外典型案例

3.1 Meta AI Research SuperCluster (RSC)

Meta AI Research SuperCluster (RSC) 于 2022 年 1 月发布，是 Meta 面向内部 AI 研究的专用超算。与早期主要依赖公开数据集的设施不同，RSC 被设计为可在合规前提下纳入生产侧样本，并配套加密、隔离与审查流程，支撑内容审核、翻译、AR/VR 与多模态等方向。Meta 也曾将其与上一代约二万二千块 V100、日均约三万五千次训练任务的基线对照，以说明新集群在典型 workflow 上的加速。

第一阶段的 RSC 配置为 6,080 块 NVIDIA A100 80 GB，由 760 台 DGX A100 组成，每节点 8 卡通过 NVLink 互联；节点间采用 NVIDIA Quantum HDR InfiniBand，单台 DGX 经二层 Clos 聚合约 1,600 Gb/s，网络设计上不做超额订阅。存储侧则由约 175 PB 的 Pure Storage FlashArray、约 46 PB 的 Penguin Altus 缓存和约 10 PB 的 Pure FlashBlade 共同组成。

从节点形态看，RSC 基本沿用了 DGX A100 的成熟封装思路，把机内 NVLink/NVSwitch 与机间 HDR InfiniBand 清晰分层。这样做的价值不只是提升理论算力，更重要的是在训练大模型时将通信瓶颈限定在更可控的层次上：机内优先完成高频同步，跨机部分则由 Clos 网络统一调度，从而兼顾带宽利用率与故障隔离。

规划中，RSC 目标扩至 16,000 块 GPU，混合精度 AI 算力约 5 exaFLOPS，存储侧对应 EB 级容量与 16 TB/s 量级交付带宽。

存储侧除 Pure、Penguin 等分层全闪与缓存外，Meta 还介绍了自研 AI Research Store (AIRStore) 一类数据服务，强调预处理与跨地域流量优化。网络侧采用二层 Clos InfiniBand，并明确无超额订阅的设计取向。安全上，RSC 与公网隔离、端到端加密与数据路径管控也构成了整套系统方案的重要部分。

综合上述设计来看，RSC 的定位更为清晰：它面向的不只是研究算力本身，还包括生产级数据接入后的合规、吞吐与可用性问题。对于内容审核、推荐和多模态训练这类场景，数据合规、吞吐效率与集群可用性往往同样重要；RSC 的代表性就在于它没有将这些问题分别处理，而是将算力、数据与安全统一纳入同一个基础设施框架。

3.2 Microsoft × OpenAI Azure AI 超算

微软与 OpenAI 的长期合作中包含为其定制 Azure 超算。2020 年前后，微软公开称一期系统包含超过二十八万五千 CPU 核心与一万块 GPU，并表示其公开披露的性能可位列 Top500 前五，但并未提交正式的 Linpack 排名。结合发布时间，外界

通常推测其 GPU 以 V100 为主，但微软并未正式确认具体型号。与传统自建超算相比，这条路线的关键不只是采购更多 GPU，而是将训练网络、资源编排、租户隔离与持续运维封装进云平台，使模型研发团队可以长期获得相对稳定的大规模资源。

面向大规模训练，Azure ND 系列 GPU 实例长期围绕低延迟 RDMA、SR-IOV 网卡直通与裸金属或低损耗虚拟化展开，目标是为 NCCL 等通信库提供尽量稳定的网络条件。对长周期训练而言，除了硬件本身，配额、区域与计费策略同样会影响资源组织方式与作业持续性。

云端超算的瓶颈并不只出现在单个节点，而更常出现在能否连续拿到足够大的同构资源池这一层面。训练任务一旦跨越千卡甚至万卡规模，机架放置、网络拓扑完整性和作业排队策略都会直接影响最终吞吐，因此云厂商需要将基础设施能力与资源供应能力同步产品化。

GPT-4 等闭源旗舰未公开完整训练账本，行业讨论中常见约两万五千块 A100、九十到一百天的数量级描述。与之对应的 Azure 能力通常被概括为大规模 ND A100 加上 InfiniBand 训练平台；围绕后续 H100 集群与代号 Phoenix 的讨论也在持续，整体反映出云侧定制算力池已成为头部模型研发的重要基础。

3.3 Google TPU v4 / v5 Pod

Google 自研 TPU 已迭代多代，单芯片峰值、内存与 Pod 拓扑持续演进。与通用 GPU 集群相比，TPU 更强调芯片、互联、编译器与框架的纵向协同。从 TPU v2/v3 到 v4/v5，Google 持续把硬件设计与 XLA、JAX、Pathways 这类软件系统绑在一起推进，使集群扩展不只是网络问题，也成为编译与切分策略的一部分。

TPU v4 Pod 是 Google 公开的可扩展部署单元之一。PaLM 540B 的训练曾使用 **6,144 块 TPU v4** 与 Pathways 跨多 Pod 运行。ISCA 2023 的 TPU v4 系统论文则更完整展示了光可重构互联、机房布局与能效设计，说明 Google 的训练基础设施并不是单纯堆芯片，而是从网络与调度开始做整体优化。

公开信息显示，单个 TPU v4 Pod 由 4,096 块 TPU v4 组成，BF16 算力约 1.1 ExaFLOPS，采用 3D-Torus 光互联。Google Cloud 官方文档给出的 1.2 TB/s 对应每芯片 32 GiB HBM2 的带宽，而不是 ICI 带宽；文档同时说明每芯片具备 6 条片间互联链路。后端则配套 Google Colossus 分布式文件系统与液冷设施。

TPU v4 Pod 的代表性，在于它把规则化拓扑、专用互联和统一软件栈组合成了一个高度可预测的训练环境。对于超大模型而言，这种可预测性往往比单一峰值指标更重要，因为模型切分、集合通信和故障恢复都要建立在对底层拓扑有稳定预期的前提下。

这种路线的优势是系统边界更清晰。Google 不需要像通用 GPU 集群那样在多

家软硬件组件之间反复调试接口，而是可以将编译器、通信库、作业调度与机房设施协同调优，因此在特定工作负载上更容易获得稳定扩展性。

3.4 NVIDIA Selene & DGX SuperPOD

Selene 是 NVIDIA 内部超算，也是 DGX SuperPOD 架构的重要展示案例。它在 TOP500 中进入前列，相关资料同时提到约 7 PB 全闪存储、数百台 InfiniBand 交换机与数十 TB/s 级网络织物，体现了 NVIDIA 将整机、网络与存储打包为参考架构的能力。

从公开配置看，Selene 由 280 台 DGX A100 组成，共 2,240 块 A100 40 GB；节点内通过 NVLink 3.0 与 NVSwitch 提供 600 GB/s 双向带宽，节点间采用 Mellanox HDR InfiniBand 200 Gb/s 胖树网络。其 Top500 Linpack $R_{\max}$ 为 63.46 PFlop/s，理论峰值 R_{peak} 为 79.22 PFlop/s，2020 年多次位于榜单前列，存储侧约为 7 PB 全闪。

Selene 的意义并不只在榜单名次。其更大价值在于以真实生产级系统验证了 DGX SuperPOD 参考架构，将单机 8 卡的性能优势进一步延伸至整套集群的可交付、可复制与可运维层面——这也是后续企业采购参考架构时最为关注的维度。

2023 年起 NVIDIA 发布基于 DGX H100 的 SuperPOD 参考架构。H100 版 SuperPOD 以单台 DGX H100 为基本节点，每节点配备 8 块 H100 SXM5 80 GB HBM3，节点内 NVLink 4.0 双向带宽约 900 GB/s，并通过 4 块第三代 NVSwitch 实现 8 卡全互联；节点间采用 NDR 400 Gb/s InfiniBand。参考架构通常以 32 节点、256 卡为基础单元，再经多 Pod 的 Spine-Leaf 网络扩展到更大规模。

这种先模块化、再横向组装的架构思路，降低了客户从几百卡扩展到几千卡时的工程复杂度。供配电、散热、交换机层次与软件调优均预先绑定在一套模板中，使集群扩容更接近复制成熟单元，而非每次扩容都需要重新设计。

H100 一代引入 NVLink Switch，使跨 GPU 的 NVLink 域显著扩大，部分集合通信可优先在 NVLink 平面完成，减轻对机间网络的依赖。对训练集群而言，这意味着更多高频同步可以留在更低时延的本地平面内完成，再将跨节点网络留给更大粒度的数据交换，从而改善整体通信层次。

3.5 xAI Colossus 集群

xAI 于 2024 年在美国田纳西州孟菲斯部署代号 Colossus 的训练集群，用于 Grok 系列模型。官方将首阶段规模写作约十万块 H100，并强调约 122 天建设周期，使其迅速成为超大规模 AI 基础设施的代表案例。

已公开信息显示，Colossus 首阶段约为 100,000 块 NVIDIA H100，建设周期约

122 天，数据中心位于美国田纳西州孟菲斯。媒体还持续讨论其约 150 MW 或更高的功耗与供电安排，以及后续追加 H200、总加速器数量继续上升的扩容计划。

从上述数据可以看出，Colossus 已经不是传统意义上的 GPU 增量采购，而是将数据中心建设、供电审批、冷却部署与训练平台交付压缩到同一个时间窗口。十万卡量级带来的挑战，往往首先体现在机房和电力系统，而不是模型代码本身。

这一案例的启示在于，超大规模集群的竞争正日益演变为一场系统集成竞赛：能够更快打通 GPU 交付、站点改造、网络调通与训练作业上线的一方，更有可能在模型迭代速度上建立优势。

4 国内典型案例

4.1 鹏城云脑 II

鹏城云脑 II 由鹏城实验室（深圳）建设，2020 年上线，是较早成规模的国产 AI 加速芯片集群之一，在 AIPerf-1.0 中位列前茅，展示了国产软硬件协同推进大规模训练的早期能力。

鹏城云脑 II 采用 4,096 块昇腾 910 AI 处理器和 2,048 颗鲲鹏 920 CPU，单芯片 FP16 算力 256 TFLOPS，集群理论峰值超过 1,000 PFLOPS。互联上结合 RoCE v2 与昇腾 HCCS，存储采用 OceanStor Pacific，训练框架为 MindSpore；公开资料中常见的 AIPerf500 成绩为 194,527.50 TOPS，并连续多届位列第一。

从配置组合上看，鹏城云脑 II 并没有把重点放在单机极限性能，而是更强调国产芯片、国产框架与分布式存储协同成套落地。这种思路对国内智算中心建设很有代表性，因为核心难点往往不在芯片参数本身，而在多机并行、训练稳定性与应用适配能否协同打通。

昇腾 910 采用机内与机间两级互联：机内通过 HCCS 在八卡板间提供约 56 GB/s 双向带宽；机间走 100 GbE RoCE v2 承载大规模集群通信。MindSpore 针对昇腾做了图算融合与算子切分等适配。HCCS 负责机内一致性与访存路径，RoCE 负责跨机 RDMA，二者与 HCCL 等集合通信库共同决定多机扩展效率。

该集群支撑了鹏城·盘古（约 200B 参数，2021 年）等国产大模型研发。需要区分的是，PanGu- α 论文中提到的训练配置是 2,048 块 Ascend 910，这一数字对应具体训练作业，而不是鹏城云脑 II 平台的全部昇腾 910 数量。

4.2 华为 Atlas 900 AI 集群

Atlas 900 是华为 2019 年发布的面向大规模训练的集群产品线，以昇腾 910 为核心，与 Atlas 800/300 等共同构成 Atlas 系列。

Atlas 900 单集群由 1,024 块昇腾 910 组成，即 128 节点、每节点 8 卡，FP16 峰值约 256 PFLOPS。节点内采用 HCCS 高速互联，节点间采用 100 GbE RoCE v2 全交换胖树，端到端时延低于 1 微秒，配套液冷与气液双循环，框架侧以 MindSpore 为主并兼容 TensorFlow/PyTorch。

Atlas 900 的产品化特征比较鲜明。它并非单一实验室定制系统，而是将昇腾节点、RoCE 网络、液冷与框架支持预先整合为交付方案，目标是降低行业客户在部署大模型训练平台时的集成门槛。

华为曾使用 Atlas 相关集群完成盘古 Pangu- α (200B 参数, 2021 年, arXiv:2104.12369) 等训练，是国产中文大模型早期的重要实践之一。

4.3 阿里云飞天智算集群

阿里云依托飞天操作系统，在公共云与专有云场景中提供灵骏等智算产品，为通义（Qwen）与外部客户承载训练和推理任务。其特点在于把云上调度、RDMA 网络与分布式存储组合成可扩展的算力底座。

灵骏平台核心硬件覆盖 NVIDIA A100、H100、H800 等 GPU，单集群可扩展至万卡级。典型节点为 8 卡服务器，机间采用 RoCE 200 Gb/s 或 InfiniBand HDR，内部网络基于阿里云 eRDMA，时延低于 3 微秒；存储侧使用盘古分布式文件系统 CPFS，调度侧由灵均负责 Gang Scheduling 与弹性扩缩容，并对通义训练配套 PAI-Megatron 优化。

除训练集群外，阿里云还推出自研**含光 800 (Hanguang 800)** NPU，用于推理加速。含光 800 于 2019 年 9 月发布，在 ResNet-50、batch=1 条件下公开标称推理性能为 78,563 IPS，能效为 500 IPS/W，主要面向淘宝搜索、推荐和广告 CTR 预测。

Qwen2 Technical Report 等材料展示了通义系列在大规模 GPU 集群上的常见做法，包括数据、张量与流水线并行的组合，以及 FlashAttention-2 等算子优化。

4.4 百度智能云超级算力集群

文心（ERNIE）系列依托昆仑芯片与百度智能云上的 GPU、昆仑混合集群。ERNIE 3.0 Titan 等论文展示了并行策略与模型结构，体现出百度在自研芯片与大模型训练平台之间的协同路线。

公开资料显示，昆仑 1 于 2019 年发布，主打 256 TOPS 的 INT8 推理能力；昆仑 2 (R200) 于 2021 年发布，FP16 算力为 128 TFLOPS，INT8 算力为 256 TOPS，采用 7 nm 制程并同时覆盖训练与推理；昆仑 3 在 2023 年面向大模型优化方向推进，但更完整规格仍未完全公开。

从公开实践看，文心训练多采用 GPU 与昆仑加速器并用的混合集群，结合 RoCE 或 InfiniBand、分布式存储与 Paddle 生态。Paddle 生态提供数据、张量、流水线与专家四维并行，能够支撑大规模 MoE 等结构；混合精度、弹性训练与算子优化的成熟度也在随框架和芯片迭代持续提升。

4.5 国家智算网络 & 智源集群

2022 年 2 月，国家算力枢纽与数据中心集群布局在东数西算框架下推进，内蒙古、贵州、甘肃、宁夏、京津冀、长三角、粤港澳大湾区、成渝等构成八大枢纽节点，引导算力集约与东西协同。

智源研究院发布的悟道 2.0 是约 1.75 万亿总参数的 MoE 模型，也是国内早期万亿级模型的重要代表。在比较模型规模时应区分总参数与激活参数，稀疏模型与稠密模型的最大参数量并不能简单横比。

智源方面还公开过以 2,000 余块 A100 80 GB 为核心、配合 HDR 200 Gb/s InfiniBand 与 PB 级 Lustre 的集群路线，并以 FastMoE 和 Megatron-LM 作为主要训练框架。但现有公开材料不足以将这套 A100 集群直接等同于悟道 2.0 的训练平台，因此两者不宜在文中直接对应。

从系统角度看，悟道 2.0 的意义不仅是参数规模大，更在于它较早把 MoE 训练中的专家并行问题带到实际大集群环境中。FastMoE 与 Megatron-LM 的组合，也反映出国内团队开始围绕特定模型结构反向塑造并行框架，而非被动适配通用训练工具。

5 核心架构技术深度分析

5.1 计算层：GPU/NPU 异构加速

表 1 列出 NVIDIA 数据中心 GPU 的常见规格。真正影响训练效率的，并不只有峰值 FLOPS，还包括显存容量与带宽、多卡互联拓扑、散热条件以及软件栈成熟度。

表 1: NVIDIA 数据中心 GPU 主要规格

芯片	厂商	制程	BF16 算力	HBM 容量	HBM 带宽	片间互联带宽
A100 SXM4	NVIDIA	7 nm	312 TFLOPS	80 GB	2 TB/s	600 GB/s (NVLink3)
H100 SXM5	NVIDIA	4 nm	989 TFLOPS	80 GB	3.35 TB/s	900 GB/s (NVLink4)
H200 SXM	NVIDIA	4 nm	989 TFLOPS	141 GB	4.8 TB/s	900 GB/s (NVLink4)

H100 等数据中心 GPU 支持 FP8 (E4M3/E5M2) 训练，在 Transformer Engine 路径下，张量算力较 BF16 可进一步提升。随着模型规模增大，FP8 的价值主要体现在更高吞吐与更低显存压力，但收敛稳定性仍依赖 loss scaling、梯度裁剪与算子实现等细节。

5.2 网络层：高性能互联技术

端口速率与实验室单流延迟易测，万卡训练更关心拥塞下的尾延迟与 NCCL 表现。InfiniBand 在延迟与语义一致性上通常更接近 HPC；RoCE 便于复用以太网运维，大型云厂商常通过自研 RDMA 与拥塞控制弥补差距。

当前主流互联大致可以分为四类：

- **InfiniBand**: HDR 与 NDR 的端口速率分别为 200 Gb/s 和 400 Gb/s，实验室单流延迟约为 0.6 微秒和 0.5 微秒，XDR 则已朝 800 Gb/s 规划推进。
- **RoCE v2**: 在 100 GbE 与 200 GbE 部署中较常见，时延大致位于 1–3 微秒和 1–2 微秒之间，更多见于云侧 AI 集群。
- **机内互联**: NVLink 4.0 的双向带宽约为 900 GB/s，GB200 时代的 NVLink Switch 可达 1.8 TB/s。
- **TPU ICI**: Google TPU v4 每芯片具备 6 条片间互联链路，而 Google Cloud 文档公开的 1.2 TB/s 对应的是 HBM 带宽。

AllReduce 是梯度同步的核心原语。Ring-AllReduce 在环上传递数据，NCCL 默认策略之一；树形与递归 halving/doubling 在数据量较小时步数更省；分层 AllReduce 先在机内 NVLink 完成，再跨机走 IB，有利于利用带宽层级。MoE 场景下 AlltoAll 与专家路由密切相关。

从拓扑上看，胖树的特点是任意两节点之间都可以获得较强的等带宽通信能力，网络直径大致为 $O(\log N)$ ，因此在万节点以内的 GPU 训练集群中最为常见；Drag-

onfly 通过组内全连接、组间稀疏连接把网络直径压缩到 $O(1)$ ，更适合大规模 HPC 场景；3D-Torus 以规则网格换取较低硬件成本，直径约为 $O(N^{1/3})$ ，Google TPU Pod 就属于这一思路；Rail-Optimized 这类超节点结构则让 GPU 更直接地连接到 ToR 交换机并通过多平面扩展，在 Meta RSC 等系统中更具代表性。

5.3 存储层：分布式高速存储

训练语料多为大文件顺序读，万卡并发时聚合读带宽需求极高；Checkpoint 周期性写入权重，往往带来突发写与元数据压力。提高 Checkpoint 频率有利于容错，但会增加写放大与停顿，常见做法是异步写盘、多副本与分层存储：热数据在本地 NVMe，冷数据在并行文件系统或对象存储。

主流存储路线大致可以分为四类：

- **并行文件系统** (Lustre、GPFS)：主要承载 HPC 与 AI 训练数据，聚合带宽通常做到 TB/s 级。
- **全闪对象存储** (Ceph、阿里盘古、华为 OceanStor Pacific)：更强调 PB 级容量与检查点管理。
- **本地 NVMe SSD**：负责热数据缓存，单节点带宽通常可达 10 GB/s 以上。
- **DRAM 或 CXL 方案**：更适合元数据和极热数据访问。

GPUDirect Storage 在支持路径下让存储 DMA 到 GPU 显存，减少 CPU 内存拷贝：

传统路径：	磁盘	→	CPU 内存	→	PCIe	→	GPU 显存	(2 次拷贝)
GDS 路径：	磁盘	→	DMA	→	GPU 显存			(1 次拷贝)

实际收益取决于存储栈、文件布局与 I/O 模式，宜在目标环境实测。

5.4 能源与冷却

从 GPU 功耗演进看，V100 SXM2 在 2017 年约为 300 W，A100 SXM4 到 2020 年升至 400 W，H100 SXM5 和 H200 SXM 则都来到 700 W 量级。单卡功耗上升意味着整机的供电、散热和机柜密度约束都在同步收紧。

冷却路线大致分为风冷、背板液冷、直接液冷、浸没式和蒸发式。传统风冷的 PUE 通常在 1.3–1.6，适合中小规模部署；背板液冷多位于 1.2–1.3 区间；直接液冷通常可压到 1.1–1.2，已经成为大规模 AI 集群的主流选择；浸没式冷却在超大规模场景下有机会逼近 1.03–1.1，但维护复杂度和介质成本更高；蒸发式冷却则更依赖西部干旱地区的自然条件，PUE 常见于 1.05–1.15 之间。

Blackwell 架构下的 GB200 NVL72 整机柜（72 GPU + 36 Grace CPU）采用全液冷，整机功率约 120 kW/机架量级。在这样的功耗密度下，液冷正从加分项逐步变成高端训练集群的基础配置。

6 发展趋势

6.1 算力规模持续指数增长

6.1.1 训练算力增长与 Scaling Law 演变

从近年的模型训练复盘看，头部模型使用的训练算力增长远快于传统摩尔定律节奏。Epoch AI 对 notable 与 frontier 模型的统计表明，2010 年至 2024 年间，这一增长大致处于每年 4–5 倍的区间；自 2022 年 2 月以来，notable 模型的增速仍约为 4.4 倍/年，开源前沿模型则约为 4.7 倍/年。PF-day 等换算数字常用于横向比较不同模型的训练成本：GPT-3 约 3,640 PF-days，PaLM 540B 约 2.9×10^4 PF-days，GPT-4 常被放在 10^5 PF-days 量级讨论，Llama 3 405B 则更接近约 4.4×10^5 PF-days。不同数字之间会受估算方法、精度假设和是否采用厂商峰值口径影响，但数量级逐代抬升的趋势十分明确。Epoch AI 进一步预计，开源前沿模型将在 2025–2026 年间跨过 10^{26} FLOP 门槛，而到 2030 年训练规模继续大幅上探也并非不可想象。

Epoch AI 对增长来源的分解表明，2018 年以来训练算力的持续扩张主要由三个因素驱动：一是集群规模扩大，更多加速器被投入单次训练；二是训练时长延长，头部模型的训练周期已从数周延伸到数月；三是单芯片性能提升，新一代 GPU/TPU 的峰值 FLOPS 与显存带宽持续跃升。三者叠加的背后是 AI 研发预算的快速膨胀。从前沿系统看，整体训练算力大致仍保持着接近每 9 个月翻倍的节奏，其中芯片数量常见于每年约 1.6–1.7 倍增长，单芯片性能提升约每年 1.4 倍，而硬件与能源成本也在同步抬升。

算力增长的直接体现是集群规模与资本投入的急剧扩张。Meta 曾公开表示 Llama 4 的训练使用了超过 100,000 块 H100；按当时市场价格粗算，仅 GPU 采购就可能达到数十亿美元。xAI 的 Colossus 已公开确认首阶段部署约 100,000 块 H100，并在随后继续扩容，但关于 200,000 块、555,000 块 GPU、园区最终部署 100 万块加速器等说法，更多来自媒体和行业汇总，适合视作远期规划或阶段性估算，而非完全落地的既成事实。Meta 方面，资本开支指引与 Hyperion 等园区规划同样显示头部公司正把数据中心投资推向百亿美元以上规模，但不同报道在年度区间、园区面积和最终容量上的口径并不完全一致。微软与 OpenAI 的 Stargate 项目则已官宣四年总投资上看 5,000 亿美元、首阶段立即部署 1,000 亿美元；至于最终容纳的加速器数量和电力规模，多数仍属于持续更新中的规划口径。

从训练成本看，前沿模型的单次训练支出正在快速逼近十亿美元量级。GPT-4、Gemini Ultra 和 Llama 3.1 405B 的常见训练成本数字主要来自第三方估算，而非模型方公开账本。Epoch AI 的分析表明，前沿训练的摊销硬件与能源成本自 2016 年以来以每年约 2.4 倍的速度增长，按此趋势，最大训练任务的单次成本将在 2027 年前后突破 10 亿美元。值得注意的是，DeepSeek V3 的技术报告给出了约 560 万美元、278.8 万 H800 GPU 小时和 57 天正式训练过程的公开估算，但这一数字主要对应正式训练阶段，并不覆盖模型研发、数据清洗与试错成本。其公开方案中使用了 FP8 混合精度训练、Multi-Head Latent Attention 和无辅助损失的 MoE 负载均衡，也说明算法与工程优化仍然可以显著改变单位算力成本。

在规模持续扩张的同时，训练侧的 Scaling Law 正出现边际效益递减的迹象。业内观察到，10 倍的额外算力不再带来同等比例的可见能力提升。这一放缓的成因是多方面的：高质量训练数据的供给日趋紧张，主流基准趋于饱和使得增量改进更难被度量，Transformer 架构在计算效率上也面临固有瓶颈。研究表明，即使算力指数级增长的速度远快于竞争对手，模型能力最终也会因边际递减而趋于收敛。

这一趋势推动了业界对推理阶段计算投入的重新审视。以 OpenAI o1/o3 和 DeepSeek-R1 为代表的推理模型（reasoning model）引入了测试时计算扩展（test-time compute scaling）范式，构成继预训练扩展（更大模型、更多数据）和后训练优化（SFT、RLHF、蒸馏）之后的第三条 Scaling 路线。其核心思想是让模型在推理阶段通过延长链式思考（chain-of-thought）来提升复杂任务的准确率，而非依赖更大的预训练规模。

OpenAI 于 2024 年 9 月发布 o1，通过大规模强化学习训练获得推理能力；2025 年初发布的 o3 进一步把公开基准推高，在 AIME 2024、GPQA Diamond 和 Codeforces 等测试中都给出了很强的成绩。DeepSeek-R1（2025 年 1 月）采用 671B 参数 MoE 架构（每 token 激活 37B），其公开训练流程是由 R1-Zero 的纯强化学习路线进一步扩展而来，正式 R1 版本仍包含冷启动与后续优化阶段，并以 MIT 许可证开源。公开比较通常将其性能放在 o1 一档，而成本优势更多来自模型方和社区的相对估算。2025 年 5 月的 R1-0528 更新进一步增强了可读性和工具调用能力。

不过，最新研究也对推理模型的 test-time scaling 能力提出了质疑：更长的 chain-of-thought 并不总能提升准确率，正确解答往往比同一问题的错误解答更短，过度自我修正反而导致性能下降；并行采样策略的效果通常优于串行延长推理链。这意味着推理阶段的算力投入同样存在效率边界，并非无限延长思考即可持续提升。

6.1.2 推理需求的结构性崛起

尽管存在上述争议，推理侧算力需求的结构性崛起已是不争的事实。Deloitte 估计，推理负载在全部 AI 算力中的占比将从 2023 年的约三分之一上升到 2026 年的

约三分之二；有关推理市场规模的预测也普遍指向 2030 年前持续扩张。整体 AI 算力需求仍明显快于芯片效率改善的节奏，而增量需求正越来越多地来自部署与服务环节。

推理侧的技术栈也在快速成熟。LLM 推理可分为两个特性截然不同的阶段：预填充（prefill）阶段对提示进行并行计算，属于计算密集型；解码（decode）阶段逐 token 自回归生成，属于显存带宽密集型，token 间延迟主要受限于显存带宽而非峰值 FLOPS。这种阶段特性的差异催生了一系列专用优化技术：vLLM 的 PagedAttention 将虚拟内存分页思想引入 KV Cache 管理，在论文报告中把 KV Cache 的碎片浪费大幅压低；投机解码（speculative decoding）在合适工作负载下可带来数倍吞吐提升；量化技术（AWQ、GPTQ、FP8/NVFP4）显著降低模型占用的显存与计算量；预填充与解码的分离部署（disaggregated serving）允许针对两个阶段分别调配硬件资源。vLLM、SGLang 与 TensorRT-LLM 等推理引擎已成为生产部署中最常见的选择之一，并逐步与 Kubernetes 自动伸缩和可观测平台集成。

训练算力的绝对规模仍在增长，但推理侧正成为增量需求的主要来源。这对集群的部署模式产生了直接影响：训练集群侧重大规模同构 GPU 与低延迟全互联网络，推理集群则更关注每 token 成本、首 token 延迟（TTFT）、弹性伸缩与多租户隔离。两类工作负载在硬件配置、网络拓扑、调度策略与芯片选型上的分化将日趋明显。

6.2 芯片与封装演进

6.2.1 NVIDIA 数据中心 GPU 路线图

数据中心加速芯片正沿着制程微缩、显存扩容与封装集成三条路线同步演进，代际更替节奏明显加快。NVIDIA 在这一领域保持了最密集的迭代，已从两年一代逐步转向年度更新。

Ampere 到 Hopper 代际间，单芯片性能实现了显著跃升。A100 SXM4（2020 年，7nm）提供 312 TFLOPS BF16、80 GB HBM2e、2 TB/s 显存带宽和 600 GB/s NVLink 3.0 双向互联，TDP 400 W；H100 SXM5（2022 年，4nm）将 BF16 算力提升至 989 TFLOPS，显存升级为 80 GB HBM3（3.35 TB/s），NVLink 4.0 双向带宽 900 GB/s，TDP 700 W，同时首次引入 FP8（E4M3/E5M2）Tensor Core 以及 Transformer Engine 路径。H200（2024 年，4nm）在 H100 基础上将显存扩展至 141 GB HBM3e（4.8 TB/s），使得更大模型可在更少节点上完成推理，其余算力与互联参数与 H100 保持一致。

Blackwell 架构（2024–2025 年量产）标志着 NVIDIA 向整机柜交付模式的全面转型。B200 单芯片采用双 Die 封装，BF16 算力约 2.25 PFLOPS，192 GB HBM3e（约 8 TB/s 带宽），NVLink 5 双向 1.8 TB/s，TDP 高达 1,000 W。GB200 NVL72 以整机柜为交付单元，集成 36 颗 Grace CPU 和 72 块 Blackwell GPU；NVIDIA 公开

指标包括 13.5 TB HBM3e 显存、576 TB/s 聚合显存带宽、约 130 TB/s 机内互联带宽、约 120kW 功耗和全液冷设计。NVIDIA 还在特定万亿参数 LLM 场景下给出了相对 H100 的数十倍推理和数倍训练性能对比，但这些倍率依赖具体模型、精度和系统配置，更适合视作厂商的场景化对比而非通用常数。

Blackwell Ultra (B300 系列) 作为中期刷新版本，预计于 2025 年下半年交付。公开资料常见的配置为 288 GB 量级 HBM3E、约 7.7–8 TB/s 显存带宽，BF16 算力与 B200 同属 2.25 PFLOPS 量级，而 FP4 推理算力进一步提升到约 15 PFLOPS，更适合推理场景与更大规模模型。B300 的 TDP 继续上升到 1,100–1,400 W 区间，也使液冷从高端选配逐步变成刚性需求。

2026 年初，NVIDIA 在 CES 上正式发布了 Vera Rubin 平台，标志着年度迭代节奏的确立。Rubin GPU 采用 TSMC 3nm 制程，双 Die 封装集成约 3,360 亿晶体管 (约为 Blackwell 2,080 亿的 1.6 倍)，NVFP4 推理算力达 50 PFLOPS，训练算力约 35 PFLOPS；配备最高 288 GB HBM4 显存，接口位宽从 1,024-bit 倍增至 2,048-bit，聚合显存带宽约 22 TB/s (约为 Blackwell 的 2.75 倍)，单卡功耗约 1.8–2.3 kW。配套的 Vera CPU 使用 88 核 Arm Olympus 架构 (Armv9.2, 176 线程)，配备最高 1.5 TB LPDDR5X (1.2 TB/s)，CPU 与 GPU 之间通过 NVLink-C2C 实现 1.8 TB/s 一致性互联。NVLink 6 将每 GPU 的 Scale-Up 带宽提升至 3.6 TB/s 双向 (Blackwell 的两倍)。Vera Rubin NVL72 整柜集成 72 颗 Rubin GPU 与 36 颗 Vera CPU，总 HBM 容量 20.7 TB，NVFP4 推理算力达 3.6 ExaFLOPS，全柜互联带宽 260 TB/s。NVIDIA 称该平台可将 AI token 生成成本降至 Blackwell 的约十分之一，预计 2026 年下半年量产交付。更远期的 Rubin Ultra (预计 2027 年下半年) 可能搭载 12 组 HBM4E、显存容量达 576 GB。

Vera Rubin 平台的另一个重要特征是平台级整合。它把 Rubin GPU、Vera CPU、NVLink 6 交换芯片、Spectrum-X 或 Spectrum-6 网络芯片、ConnectX-9 SuperNIC 与 BlueField-4 DPU 纳入同一套参考系统叙事中，反映出 NVIDIA 正在将竞争力从单颗 GPU 扩展到整个数据中心平台层面，客户采购的不再只是加速卡，而是包含计算、互联、网络与安全卸载在内的完整解决方案。

6.2.2 定制 ASIC 与显存技术演进

NVIDIA 之外，云厂商自研的定制 ASIC 路线也在加速成熟，其核心逻辑在于将芯片设计与软件栈、集群拓扑深度绑定，在特定工作负载上获得优于通用 GPU 的性价比与能效。

Google 的 TPU 已经迭代至第七代。TPU v6e (Trillium, 2024 年) 的单芯片 BF16 峰值为 918 TFLOPS，32 GB HBM，1,600 GB/s 显存带宽，单 Pod (256 芯片) 约 234.9 PFLOPS，面向 Transformer、文生图和 CNN 训练与推理。2025 年发布的

TPU v7 (Ironwood) 则是 Google 首款面向推理时代优化的 TPU，采用双 Chiplet 架构取代此前的单核 (MegaCore) 设计：单芯片 BF16 峰值 2,307 TFLOPS、FP8 峰值 4,614 TFLOPS，配备 192 GB HBM (约 7.38 TB/s 带宽)，每芯片含 2 个 TensorCore 和 4 个 SparseCore，片间互联双向带宽 1,200 GB/s。Ironwood 的单 Pod 包含 9,216 颗芯片，Superpod 可提供 42.5 ExaFLOPS FP8 算力和 1.77 PB 直接可寻址 HBM，专为大规模稠密模型与 MoE 模型的预训练、采样和解码密集型推理而设计。

Amazon 的 Trainium 系列增长同样迅猛。Trainium2 单芯片配备 96 GB HBM2e，官方显存带宽约 2.9 TB/s，单 Trn2 实例 (16 芯片) FP8 算力约 20.8 PFLOPS，UltraServer (64 芯片) 可达约 83.2 PFLOPS。2025 年底发布的 Trainium3 在保持训练能力的同时进一步强化了推理性能，且 PyTorch 与 Neuron 生态继续强调较低迁移门槛。至于累计部署超过 140 万颗芯片、Anthropic 已上线超过 100 万颗 Trainium2、以及向 OpenAI 提供 2 GW Trainium 算力等数字，多来自 AWS 与媒体在不同时点的披露，口径更新较快，更适合作为云厂商自研 ASIC 正在快速放量的信号。微软也在推进 Maia 系列自研芯片路线，以降低对 NVIDIA 的单一依赖。

定制 ASIC 相对通用 GPU 的优势在于：云厂商可以将编译器、通信库和调度系统与芯片微架构协同设计，省去通用性带来的冗余开销；芯片迭代节奏也可以更紧密地跟随自身工作负载的演变。其劣势则在于生态壁垒——CUDA 与 NCCL 的成熟度仍然是许多客户选择 NVIDIA 的首要原因，定制 ASIC 的软件栈需要持续投入才能缩小差距。

显存带宽日益成为制约 AI 芯片有效性能的关键因素，尤其在推理解码阶段，每生成一个 token 都需要读取全部模型权重和 KV Cache，延迟几乎完全取决于显存带宽而非计算峰值。

HBM 世代从 HBM2e (A100, 2 TB/s) 经 HBM3 (H100, 3.35 TB/s)、HBM3E (H200/GB200, 4.8 TB/s) 快速迈向 HBM4。2026 年 2 月，Samsung 率先量产 HBM4，采用 4 nm 逻辑基础层 (相比 HBM3E 的 12 nm 基础层有显著提升)，数据速率达 11.7 Gbps (超出行业标准 8 Gbps 约 46%，最高可达 13 Gbps)，12 层堆叠可提供 24–36 GB 容量，单 Stack 带宽达 3.3 TB/s (较 HBM3E 提升约 2.7 倍)，功耗降低约 40%，散热改善约 30%；16 层堆叠版本可扩展至 48 GB。接口位宽从 HBM3/3E 的 1,024-bit 倍增至 2,048-bit，是带宽提升的主要来源之一。Samsung 还引入了混合铜键合 (HCB) 技术替代传统热压键合 (TCB)，使 16 层以上的堆叠在热阻方面降低超过 20%，为未来更高堆叠层数奠定基础。

SK Hynix、Samsung 与 Micron 三家均已在 2026 年 1 月前向 NVIDIA 交付了 16 层 HBM4 样品。Samsung 在 GTC 2026 上进一步展示了 HBM4E，单 Pin 速率达 16 Gbps，单 Stack 带宽 4.0 TB/s，面向 Vera Rubin 等下一代平台。HBM 世代的快速迭代反映出一个趋势：在制程微缩放缓的背景下，显存带宽正通过更宽的接口、更高的堆叠层数和更先进的基础层工艺三条路径同步提升。

6.2.3 先进封装与芯片演进趋势

先进封装正成为制约 AI 芯片供给的关键瓶颈之一。标准光刻工具的单次曝光面积极限（光罩极限，reticle limit）约为 858mm^2 ，而当前 AI 芯片的逻辑 Die 面积已逼近甚至超出这一限制，同时需要在同一封装内集成多组 HBM Stack。封装技术的演进因此成为突破单芯片性能天花板的主要途径。

TSMC 的 CoWoS（Chip-on-Wafer-on-Substrate）技术是当前主流 AI 芯片的基础封装方案，将多颗逻辑 Die 与 HBM Stack 集成在同一硅中介层上。CoWoS 有三个主要变体：CoWoS-S 使用完整的硅中介层，适合中小面积封装；CoWoS-R 用有机中介层（RDL）替代硅中介层，降低成本但互联密度有所下降；CoWoS-L 则是面向超大面积 AI 芯片的关键方案，使用局部硅互联（LSI）桥接技术将多个硅桥嵌入有机基板中，连接超过光罩极限的大面积 Die，中介层面积可突破 $2,500\text{mm}^2$ 以上。NVIDIA Blackwell 架构的双 Die GPU 正是采用 CoWoS-L 将两颗大面积 Die 连接为统一系统。2025–2026 年，CoWoS-L 可提供 5.5 倍光罩面积、支持最多 12 组 HBM4 的封装；更远期的 Super Carrier 方案目标为 9 倍光罩面积。

封装产能已成为 AI 芯片供应链的核心瓶颈，而非晶圆制造本身。TSMC 计划在 2026 年底将 CoWoS 月产能提升至约 130,000 片晶圆，较 2024 年底接近四倍增长。2026 财年资本开支约 440–500 亿美元，其中相当比例投向先进封装扩产。TSMC 也在探索将先进封装产能扩展到台湾以外，包括日本等地。随着 Blackwell 从 CoWoS-S 向 CoWoS-L 过渡，产线工艺、良率学习曲线和基板供应链都在经历同步调整。

在 2.5D 封装之上，3D 堆叠正在走向量产。TSMC 的 SoIC（System-on-Integrated-Chips）采用无凸块（bumpless）铜-铜混合键合技术，将 Chiplet 垂直堆叠，实现比传统微凸块方案更高的互联密度和更低的功耗。截至 2026 年初，SoIC 量产键合间距已达到 6 微米，互联密度较上一代接近翻倍，片间延迟低至皮秒级。3D 堆叠相比 2.5D 方案可将信号延迟降低约 40%，互联功耗减半。

Chiplet 互联的标准化也在同步推进。UCIe（Universal Chiplet Interconnect Express）2.0 标准于 2024 年底发布，新增原生 3D 互联协议，允许不同厂商的 Chiplet 通过标准化接口进行垂直堆叠。UCIe 2.0 已实现超过 900Tbps/mm^2 的带宽密度，功耗低于 0.05pJ/bit 。NVIDIA 下一代 AI 芯片和 Google 的 TPU 路线图均已将 SoIC 纳入规划；Google Ironwood TPU 的双 Chiplet 架构也预示着 AI 加速器正在从单片式设计向模块化 Chiplet 组合转型。

从整体趋势看，AI 芯片的竞争维度正在从单一的晶体管密度和峰值算力，向显存带宽、封装集成度、片间互联与整系统能效多维延伸。几个关键方向值得关注：

其一，单卡功耗从 A100 的 400 W 经 H100 的 700 W、B200 的 1,000 W 升至 B300 的 1,100–1,400 W 和 Rubin 的 1,800–2,300 W，五年内增长约 4–6 倍，液冷已

从加分项变为必选项，并深刻影响数据中心的机电设计与选址策略。

其二，制程进步放缓使得封装层面的创新——更大的中介层、更高的 HBM 堆叠层数、更密的 3D 键合——成为突破单芯片性能天花板的主要途径。封装产能而非晶圆产能正成为供应链的最大瓶颈。

其三，芯片的交付形态正在从单卡向整机柜演进：GB200 NVL72 和 Vera Rubin NVL72 都以 72 GPU 机柜为基本交付单元，将 GPU、CPU、NVLink 交换、网络 and 液冷预先集成，客户的采购决策越来越像选择一个完整的计算平台而非一颗芯片。

其四，定制 ASIC 与通用 GPU 的并存格局日趋稳固。Google TPU Ironwood、AWS Trainium3 和微软 Maia 代表了云厂商通过纵向整合降低边际成本的路线；NVIDIA 则凭借 CUDA 生态的广度和灵活性维持通用平台的主导地位。两者的竞争与互补将长期塑造算力市场的格局：通用 GPU 在生态多样性、开发者惯性和多工作负载灵活性上的优势，与定制 ASIC 在特定场景下的极致效率，将在不同客户群体和应用场景中各有侧重。

6.3 互联与网络架构演进

互联网络是超大规模智算集群中仅次于芯片本身的第二大技术瓶颈。模型规模扩大后，张量并行、流水线并行与 MoE 专家路由同时推高梯度同步（AllReduce）、激活传递与 All-to-All 流量，通信与计算争用同一时间窗口。网络设计的目标不再只是提高端口速率，而是在万卡甚至十万卡规模下同时保障低尾延迟、高有效带宽和可预测的集合通信性能。

6.3.1 Scale-Up 互联：NVLink 域的持续扩展

Scale-Up 互联指机内或机柜内 GPU 之间的高速互联，其带宽和延迟直接决定张量并行等高频同步操作的效率。NVIDIA 的 NVLink 经历了快速迭代：NVLink 3.0（A100，600 GB/s 双向）→ NVLink 4.0（H100，900 GB/s）→ NVLink 5（GB200，1.8 TB/s）→ NVLink 6（Vera Rubin，3.6 TB/s），五年内单 GPU 的 Scale-Up 带宽增长了 6 倍。

更重要的变化在于 NVLink 域的规模扩展。H100 时代，NVLink Switch 将 NVLink 域从 8 GPU 扩展到数十 GPU，使部分集合通信可完全在 NVLink 平面内完成，减轻对机间网络的依赖。GB200 NVL72 进一步将 NVLink 域扩大至 72 GPU，通过 9 组 NVSwitch 托盘（每组 28.8 TB/s）提供 130 TB/s 的全柜互联带宽，整柜 72 GPU 之间实现非阻塞全互联。NVSwitch 系统还支持多播和规约等集合通信原语的硬件加速。在 Vera Rubin NVL72 中，NVLink 6 将全柜互联带宽进一步提升至 260 TB/s。

NVLink 域扩大的实际意义在于，越来越多的高频通信可以在低延迟的 Scale-Up

平面内完成。以 8 路张量并行为例，在 DGX H100（8 GPU NVLink 域）中可以完全在机内完成；在 GB200 NVL72 中，即使是 72 路张量并行也无需跨越机间网络。机间 Scale-Out 网络因此可以更专注于跨机柜的数据并行梯度聚合等较大粒度的通信，从而改善整体通信层次。

NVIDIA 还推出了 NVLink Fusion 技术，允许合作伙伴以 NVLink-C2C 方式接入兼容方案，进一步扩展 NVLink 生态。这为异构计算和定制 ASIC 融入 NVIDIA 平台提供了新的技术路径，但其实际互联能力仍取决于具体合作方案与系统实现。

6.3.2 Scale-Out 互联与网络拓扑

Scale-Out 互联负责机柜间或跨建筑的通信，是大规模数据并行和专家并行的主要承载网络。InfiniBand 和以太网两条路线在 AI 集群中的竞争与融合是当前网络领域最核心的议题之一。

InfiniBand 方面，NVIDIA Quantum 平台持续迭代。NDR（2021 年）提供 400 Gb/s 端口速率，Quantum-2 ASIC 支持 64 端口、25.6 Tb/s 级交换容量；XDR（eXtreme Data Rate）则把端口速率翻倍到 800 Gb/s，Quantum-X800 交换机提供 144 端口 800 Gb/s，并集成 SHARP v4 网内计算引擎。交换机间还可通过链路聚合达到 1.6 Tb/s。更近期的 GDR（Giga Data Rate）计划将端口速率推至 1.6 Tb/s。至于具体大规模案例究竟采用 XDR InfiniBand 还是高端以太网，许多项目并未完整公开网络细节，因此不宜把媒体讨论中的配置直接写成既成部署。

以太网方面的最大变化是 NVIDIA Spectrum-X 平台和 Ultra Ethernet Consortium（UEC）的推进。Spectrum-X 将无损网络、自适应路由和网内遥测等能力引入以太网平台，结合 ConnectX SuperNIC 实现端到端优化，厂商给出的基准通常把其性能放在标准以太网之上。Spectrum-4 SN5000 系列交换机支持 800 Gb/s 端口速率；后续公开的 Spectrum-XGS 进一步把跨建筑乃至跨数百公里的 Scale-Across 能力纳入路线图，并在厂商测试中给出了接近 2 倍的 NCCL 性能提升。xAI Colossus 的十万卡级集群即采用 Spectrum-X 以太网作为 Scale-Out 网络，也说明高端以太网正在进入超大规模训练的核心场景。

Ultra Ethernet Consortium（UEC）于 2025 年 6 月发布了 UEC 1.0 规范，定义了面向 AI 和 HPC 优化的全新网络栈，涵盖 Ultra Ethernet Transport（UET）传输协议、libfabric API、链路层与物理层优化以及硬件规范。Broadcom、AMD、Arista、Nokia 等均参与了早期实现。2026 年上半年计划发布的更新版本将引入可编程拥塞管理（PCM）、拥塞信令（CSIG）、小消息优化（目标减少 50% 头部开销）、Scale-Up 传输优化以及网内集合计算（INC，目标将 AllReduce 性能提升约 2 倍）。UEC 的意义在于为以太网生态提供了一套开放标准的 AI 网络方案，打破 InfiniBand 的闭源垄断，同时保持跨厂商互操作性。

两条路线的竞争格局正在发生微妙变化。InfiniBand 在延迟一致性、RDMA 语义成熟度和交钥匙体验上仍有优势，是追求极致训练效率的首选；以太网则凭借更低的运维门槛、更广的供应商生态和与现有数据中心网络的天然融合，在云厂商和大规模推理场景中获得越来越多的采用。随着 Spectrum-X 和 UEC 持续缩小性能差距，以太网在 AI 集群中的份额有望继续上升，但 InfiniBand 在高端训练市场的主导地位短期内难以被完全替代。

万卡级集群的网络拓扑选择直接影响通信效率、故障域和可扩展性。当前主流拓扑包括：

胖树（Fat-Tree）仍然是 GPU 训练集群中最常见的拓扑。NVIDIA 的 DGX SuperPOD 参考架构推荐三层胖树，使用 Quantum-2 NDR（或 XDR）交换机，基本单元为 32 台 DGX 系统（Scalable Unit），保证全等分带宽。Rail-Optimized Fat-Tree 是针对 GPU 集群优化的变体：每台 GPU 服务器的 8 块网卡分别连接到不同的叶交换机，使同一 Scalable Unit 内的跨节点通信只需一跳叶交换，降低延迟并简化路由。公开案例也反复表明，拓扑相关的拥塞、配置偏差和网络故障始终是影响训练稳定性与吞吐的重要来源。

Dragonfly 通过组内全连接、组间稀疏连接将网络直径压缩至 $O(1)$ ，适合节点数更大的 HPC 场景，但在 AI 训练中因通信模式的不规则性而对自适应路由要求更高。3D-Torus 以规则网格换取较低的交换机成本，Google TPU Pod 长期沿用此架构，在 TPU 的编译器和 XLA 运行时中做了深度拓扑感知优化。

随着 NVLink 域从 8 GPU 扩展至 72 GPU 甚至更大，集群拓扑正在向 Scale-Up 与 Scale-Out 双层结构演化：机柜内以 NVLink 全互联为主，机柜间以 InfiniBand 或高性能以太网构建 Spine-Leaf 或多平面网络。这种分层设计使大部分高频通信被限制在 NVLink 平面内，Scale-Out 网络只需承载跨机柜的低频大块数据交换，从而在保持高带宽利用率的同时降低网络复杂度。

6.3.3 光互联、网内计算与智能网卡

电互联在百 Gb/s 以上速率下面临距离、功耗与信号完整性约束。200 Gb/s SerDes 已在 XDR InfiniBand 和 800G 以太网中投入使用，但传输距离（铜缆通常 <3m）和功耗（约 10–15 pJ/bit）限制了进一步扩展。光互联正在从传统的可插拔光模块向更紧密集成的方向演进。

共封装光学（Co-Packaged Optics, CPO）将光引擎直接集成到交换芯片封装内部，省去可插拔模块的电-光-电转换开销，可将互联功耗进一步压低，并同时支持更高的端口密度和更长的传输距离。NVIDIA 在 GTC 2025 上发布了 Spectrum-X Photonics 和 Quantum-X Photonics 两款交换平台，均基于 TSMC SoIC 3D 集成技术和混合键合工艺，将共封装光引擎与交换 ASIC 垂直堆叠。官方材料把这一代硅光

交换平台的优势概括为更高带宽密度和约 3.5 倍的能效提升，整体方向也说明 CPO 正从实验路线走向数据中心主交换网络。

在 CPO 之外，硅光（Silicon Photonics）技术也在快速成熟。Broadcom 在 2025 年 5 月展示了第三代 200G/lane CPO 技术；Coherent 在 OFC 2026 上演示了 6.4T（32×200G）的硅光 CPO 模块以及 400G/lane 的 InP 调制器。Marvell 的 CPO 方案则结合 3D SiPho 光引擎，支持 200 Gb/s 接口和比电缆长 100 倍的传输距离。整体来看，硅光与 CPO 正在从器件创新走向系统级部署，但其市场规模和端口数预测仍高度依赖不同研究机构的统计口径。

从演进路径看，可插拔光模块 → 近封装光学（Near-Packaged Optics）→ 共封装光学 → 片上光学（On-Chip Photonics）的渐进路线较为清晰，但 CPO 的大规模量产仍面临良率、散热、标准化和供应链等挑战，落地节奏取决于芯片厂商与光器件厂商的协同推进速度。

传统集合通信（如 AllReduce）需要数据在端点之间多次往返，网络本身只负责转发。网内计算（In-Network Computing）将聚合、规约等操作下沉到交换机内部，减少数据搬运量和端点 CPU/GPU 负担。

NVIDIA SHARP（Scalable Hierarchical Aggregation and Reduction Protocol）是当前最成熟的网内计算实现。SHARP 在 InfiniBand Quantum 交换机内部直接执行 AllReduce、Reduce、Broadcast、Reduce-Scatter、Allgather 等集合操作，支持 16/32/64-bit 整数与浮点以及 BF16、INT8 等数据类型。公开测试表明，它在特定拓扑和消息规模下可以显著提升带宽利用率并减轻端点负担。第三代 SHARP 支持在同一拓扑上建立多棵聚合树，使共享基础设施上的多个并行训练作业同时受益。XDR 一代的 SHARP v4 网内计算能力达到 14.4 TFLOPS，较 NDR 提升 9 倍。

UEC 1.0 也在规范层面引入了 In-Network Collectives（INC）能力，目标是在以太网交换机上实现类似 SHARP 的网络侧规约，预期可将 AllReduce 性能提升约 2 倍。这使网内计算从 InfiniBand 专属能力逐步扩展到以太网生态。

智能网卡（SmartNIC）与 DPU 则从端侧卸载通信与安全开销。NVIDIA BlueField-4 DPU（2025 年前后公开）集成 Grace CPU 和 ConnectX-9 网络引擎，提供 800 Gb/s 吞吐，并继续强化 RDMA、存储虚拟化、多租户网络隔离和 AI 运行时安全等能力。面向存储优化的 BlueField-4 方案则把 DPU 与 SuperNIC 进一步用于 agentic AI 推理中的上下文管理与数据摄取，厂商在特定测试中给出了约 5 倍 token 吞吐与能效提升。ConnectX-9 SuperNIC 以 800 Gb/s 超低延迟网络作为核心，针对 RoCE 性能做了端到端优化，也是 Spectrum-X 以太网平台的重要端侧组件。

6.4 存储与数据管线演进

存储与数据管线是超大规模训练集群中常被低估但实际影响极大的子系统。Meta、Google 等机构的公开实践都反复强调，数据加载、预处理与检查点开销会直接侵蚀 GPU 的有效训练时间，因此存储吞吐和数据管线效率始终是 GPU 利用率的关键约束。随着模型规模和训练数据量持续增长，存储侧的挑战也从单纯的容量和带宽问题，延伸到检查点管理、数据管线效率和存储-计算协同等系统层面。

6.4.1 训练存储挑战与 Checkpoint 优化

大模型训练对存储系统同时施加三类截然不同的负载模式：

其一，训练语料的顺序读取。前沿模型的训练数据量已达到 10-15 万亿 token，对应 PB 级的原始数据集。万卡并发时，聚合读带宽需求动辄达到数百 GB/s 甚至 TB/s 级。如果存储吞吐不足，GPU 将长时间空等数据。公开的全闪训练存储方案已经能在少量节点配置下做到数百 GB/s 吞吐和亚毫秒级延迟，但这些结果通常依赖具体文件布局、客户端并发与测试方法。

其二，Checkpoint 的周期性突发写入。Checkpoint 是模型权重、优化器状态和训练元数据的快照，用于故障恢复和续训。一个 1,000B 参数模型的 Checkpoint 在混合精度下通常达到数 TB，万卡训练每隔数分钟到数十分钟需写入一次。Checkpoint 写入是典型的突发大块写，对存储系统的写带宽、元数据处理和并发写入能力提出极高要求。

其三，模型推理与评估的随机读取。训练过程中的定期评估和推理服务需要加载不同版本的模型权重和评估数据集，IO 模式更偏向随机读。

这三类负载在时间维度上交织，使存储系统需要同时应对高吞吐顺序读、突发大块写和低延迟随机读，传统的单层存储架构难以兼顾。

Checkpoint 优化是近两年存储侧进展最快的方向之一，因为 Checkpoint 的频率和效率直接决定了故障恢复时间和训练有效吞吐（Goodput）。

多层 Checkpoint (Multi-Tier Checkpointing) 是当前最成熟的策略。Google Cloud 在 2025 年 6 月公开了其三层方案：第一层在节点 RAM 中保存最近快照，恢复速度最快但仅限于节点存活场景；第二层在集群内跨节点复制，应对单节点或少量节点故障；第三层写入持久化的云存储（如 GCS 或 S3），应对整集群或整区域故障。该方案可将大模型 Checkpoint 保存时间压缩到 5 分钟以内，恢复时间在数千节点规模下降至 1 分钟以内，在大规模作业上将 ML Goodput 提升最高约 6.59%。

PyTorch 的 Distributed Checkpointing (DCP) 也在持续演进。最新版本支持 zstd 压缩，在公开测试中可将 Checkpoint 存储占用减少约 22%，并通过模块化的

StorageWriter 组件适配不同的后端存储。研究界和 DeepSpeed 生态中的 Universal Checkpointing (UCP) 则尝试将 Checkpoint 结构与并行策略解耦，使同一份 Checkpoint 可以在不同的 TP/PP/DP 配置间自动转换，极大提升了硬件重配和弹性调度场景下的灵活性。

异步 Checkpoint 是另一个重要方向：将 Checkpoint 数据先写入节点本地的 NVMe SSD 或内存缓冲区，训练立即继续，后台异步将数据持久化到远端存储。这种方式可以将 Checkpoint 对训练吞吐的影响从分钟级压缩到秒级，但需要额外的本地存储容量和带宽。增量 Checkpoint（只写入与上次快照的差异部分）可进一步减少写入量，但实现复杂度更高，需要与优化器状态的更新模式配合。

6.4.2 存储硬件、CXL 与数据预处理管线

存储硬件侧，NVMe SSD 的性能持续提升，PCIe Gen5 x4 接口提供约 14 GB/s 的理论带宽，单盘顺序读已超过 12 GB/s；服务器通常配备多块 NVMe 盘，在合适拓扑下单节点本地存储带宽可以达到数十 GB/s。NVMe-oF (NVMe over Fabrics) 则将闪存性能通过 RDMA 网络延伸到远端，端到端延迟通常位于数十微秒级别，正在成为大规模 AI 集群中越来越常见的存储互联协议。

GPUDirect Storage (GDS) 是 NVIDIA 面向 AI 存储的关键技术。传统路径下，数据从磁盘读入 CPU 内存，再经 PCIe 拷贝到 GPU 显存，需要两次数据搬运；GDS 通过 RDMA 直接将数据从存储 DMA 到 GPU 显存，省去 CPU 内存拷贝。公开展示表明，在合适的 NVMe-oF 集成拓扑下，GDS 可以把顺序读提升到数百 GiB/s 量级，但实际收益仍强烈依赖存储栈、文件布局与 IO 模式，并非所有场景都能充分受益。

NVIDIA 在 GTC 2026 上发布的 BlueField-4 存储加速方案代表了新的方向：以存储优化的 DPU 和 ConnectX-9 SuperNIC 为核心，构建面向 agentic AI 推理的上下文存储平台，厂商在特定场景下给出了约 5 倍 token 吞吐与能效提升。

分布式文件系统方面，Lustre 和 GPFS 仍是 HPC 与 AI 训练的主流选择，聚合带宽可达 TB/s 级。Google Cloud 的 Parallelstore 提供 100 GB/s 以上的聚合吞吐，性能随容量近似线性扩展；Amazon FSx for Lustre 提供亚毫秒级延迟和数百 GB/s 级吞吐；Meta 的 Tectonic 则是自研的 EB 级分布式文件系统，支持存储基础设施的解耦合部署。

Compute Express Link (CXL) 正在为 AI 集群引入一种新的存储-内存层次。CXL 基于 PCIe 物理层，提供缓存一致性的内存扩展和池化能力，定位在 HBM/DRAM（纳秒级延迟）和 NVMe SSD（微秒级延迟）之间；其访问延迟通常处于数百纳秒到低微秒量级，具体取决于是否经过交换和池化。

CXL 4.0 于 2025 年 11 月发布，基于 PCIe 7.0，传输速率从 64 GT/s 翻倍至 128 GT/s，并引入了捆绑端口（bundled port）技术。此前，CXL 2.0（2022 年）引入了内存池化的基础架构，CXL 3.0/3.1（2023/2024 年）则增加了 Fabric 支持和点对点能力。

商用层面，2025 年底前后 Azure 与产业链厂商陆续披露了首批 CXL 云实例、控制器和交换芯片进展，但总体仍处于早期导入阶段。Astera Labs、Montage Technology 与 Panmnesia 等公司也相继公布了控制器或 Fabric 交换芯片计划，显示 CXL 正从规范走向产业验证。

CXL 对 AI 基础设施的价值体现在几个方面：一是 KV Cache 扩展，已有研究尝试把 LLM 推理中的 KV Cache 从 GPU 显存卸载到更大容量的 CXL 池中，并在特定系统上报告显著吞吐提升和能耗下降；二是内存成本优化，混合 DRAM-CXL 系统在部分工作负载上可以接近纯 DRAM 吞吐，同时降低大容量内存配置成本；三是多机架共享内存，CXL 3.x 以上版本也为更大范围的缓存一致性内存共享提供了路径。

尽管前景广阔，CXL 在 AI 训练中的大规模应用仍处于早期阶段。当前的主要限制包括：延迟相比本地 DRAM 仍有数倍差距，生态（控制器、交换芯片、管理软件）尚未完全成熟，与 GPU 显存管理系统的集成需要框架侧的深度适配。CXL 更有可能首先在推理场景（KV Cache 扩展）和大规模数据预处理（内存池化）中获得广泛采用，而非直接用于训练的热路径。

在计算和存储之间，数据预处理管线的效率对 GPU 利用率的影响往往被低估。前沿模型的训练数据量已达 10–15 万亿 token（如 Llama 3 使用约 15 万亿 token，DeepSeek V3 约 14.8 万亿 token），原始数据经过清洗、去重、分词、打包等步骤后才能送入训练流程。

分词（tokenization）是最关键的预处理步骤之一。高性能 Rust 实现的分词器已经可以达到每秒数百万 token 的吞吐，多线程方案还能进一步提升处理速度。流式分词（streaming tokenization）则把数据视为持续迭代的数据流，在不把全量数据加载进内存的前提下处理超大规模语料，从而显著降低预处理侧的内存压力。

Meta 的数据预处理服务（DPP）是大规模预处理的代表方案：将 PB 级数据拆分为独立的自包含工作单元（split），由分布式 Worker 独立拉取和处理，使预处理吞吐可以独立于训练节点的 CPU 能力进行扩展。分布式分片（distributed sharding）通过跨步访问模式让每个 GPU 看到不同的数据，无需全局协调；文档打包（document packing）将定长 token 块（如 2,048 token）存储为 Parquet 文件，便于训练时的内存映射高效读取。

数据预处理在微调场景中往往占据可观比例，在预训练场景中虽相对比例较低但绝对工作量巨大。随着训练数据规模继续增长，预处理管线的并行度、存储效率和

与训练调度的协同将成为系统设计中不可忽视的维度。

6.5 软件栈与能效演进

随着模型参数、序列长度与专家数量继续增长，软件栈的角色已从支撑模型基本运行转向充分释放系统潜力。硬件算力的指数增长并不会自动转化为训练效率的同比提升——实际可持续的 MFU (Model FLOPs Utilization) 才是衡量系统效能的核心指标。从公开数据看，MFU 在不同模型和集群上差异显著：字节跳动 MegaScale 在 12,288 GPU 上训练 175B 稠密模型时达到 55.2% (较 Megatron-LM 基线提升 1.34 倍)，DeepSeek-V3 在 2,048 块 H800 上以 FP8 训练时约 21.4%，华为盘古 Ultra MoE (718B 稀疏参数) 在 6,000 块昇腾 NPU 上约 30%。MoE 模型因动态稀疏激活模式，MFU 优化难度更高。提升 MFU 的关键在于并行策略、算子优化、通信-计算重叠与容错机制的协同改进。

6.5.1 并行策略与算子优化

大模型训练通常需要同时组合多种并行策略。张量并行 (TP) 将单层的矩阵运算切分到多 GPU 上，对 NVLink 带宽要求最高，通常限制在机内 8 卡或 NVLink 域范围内。流水线并行 (PP) 将模型按层分段部署在不同节点上，通信量较小但会引入流水线气泡。数据并行 (DP/FSDP/ZeRO) 在数据维度上复制模型并同步梯度，通信模式为 AllReduce，主要依赖 Scale-Out 网络。MoE 模型还需要专家并行 (EP)，每次前向传播的 All-to-All 通信量随专家数量和激活率变化。

近两年并行策略的主要进展包括：

上下文并行 (Context Parallelism, CP) 是 Megatron-LM 针对长序列训练引入的新维度，将输入序列沿长度维度切分到多个 GPU 上，缓解 Attention 层的显存瓶颈。NVIDIA 进一步提出了动态上下文并行 (Dynamic-CP)，根据每个 microbatch 中的实际序列长度动态选择 CP 大小，避免为短序列付出不必要的通信开销。在公开实验中，Dynamic-CP 可带来最高约 1.48 倍的加速。结合 YaRN RoPE 缩放等技术，上下文并行已支持从 128K 上下文到百万级 packed tokens 的超长序列训练。

Zero Bubble 流水线并行 将 backward 计算拆分为输入梯度 (B pass) 和参数梯度 (W pass) 两个阶段，通过 1F1B1W 交错调度几乎消除流水线气泡。在相同显存约束下，Zero Bubble 较标准 1F1B 调度提升 15–23% 的吞吐，放宽显存约束时可达 31%。该方案已在 Colossal-AI (ZeroBubbleVPipeScheduler) 和 Megatron-LM 分支中可用，并持续向交错变体 (Interleaved Zero Bubble) 演进。

MoE 专家并行 的通信优化是另一个高度活跃的方向。MoE 模型的全局 All-to-All 通信天然稀疏且高度不均衡：动态路由会导致部分专家过载而另一些专家空闲，通信

开销在缺乏优化时可占训练时间的 50% 以上。DeepSeek 开源了两个关键工具——DeepEP（高效 All-to-All GPU 通信库，支持 NVLink 到 RDMA 的非对称带宽转发，RDMA 带宽可达 39–98 GB/s）和 EPLB（专家并行负载均衡器，通过冗余专家复制和层级/全局负载均衡策略减少跨节点通信）。RailS 框架则利用 Rail 拓扑的对称性优化 All-to-All 调度，在 Mixtral 工作负载上将总线带宽提升 20–78%、迭代时间减少 18–40%。

自动并行搜索旨在将并行策略选择从人工调优转为编译器驱动的自动化。Alpa (OSDI 2022) 率先提出了分层自动并行——算子间流水线并行与算子内张量/数据并行的联合搜索，其核心算法已合并到 XLA 中。更新的 TAPAS (ICPP 2025) 采用分治策略将搜索复杂度降低最高 160 倍，同时生成与手工方案（如 Megatron-LM）持平甚至更优的并行配置。后续工作则继续结合静态编译器分析与搜索算法改进搜索效率。随着集群规模和模型结构复杂度持续提升，自动并行搜索有望从研究工具逐步成为生产级训练框架的标配能力。

在并行策略之下，单算子的执行效率同样关键。FlashAttention 是近年影响最大的算子优化之一，已迭代至第三代：

FlashAttention-2 (ICLR 2024) 通过改进 work partitioning 和并行策略，在 A100 上将 Attention 运算的 GPU 利用率从此前的约 50% 提升到约 72%，成为长序列训练的基础组件。

FlashAttention-3 针对 Hopper 架构(H100)做了深度适配，利用 WGMMA (Warp-group Matrix Multiply-Accumulate) 指令、TMA (Tensor Memory Accelerator) 硬件加速数据搬运，以及 Warp Specialization 实现计算与数据搬运的异步重叠。在 FP16 下达到约 740 TFLOPS (GPU 利用率约 75%)，BF16 约 840 TFLOPS (约 85%)，FP8 约 1.2–1.3 PFLOPS，同时 FP8 的数值误差较基线方案降低 2.6 倍。相比 FlashAttention-2，FlashAttention-3 在 FP16 下快 1.5–2.0 倍，也使 Attention 算子的瓶颈位置从显存访问更多地转向接近计算峰值的实现。

编译器生态方面，Triton、XLA 和 MLIR 构成了三条主要的技术路线：

Triton 是 OpenAI 主导的 Python-to-GPU 编译器，降低了 GPU kernel 编写门槛，但手动调优仍是达到峰值性能的必要条件。TritonForge 引入基于 profiling 的自动优化框架，可在基线实现上获得最高约 5 倍的性能提升。Dr. Kernel 则探索用强化学习自动生成和优化 Triton kernel，其 14B 模型生成的 kernel 中有 31.6% 可较 PyTorch 参考实现加速 1.2 倍以上。

XLA 是 Google 的编译器框架，与 JAX 和 TPU 深度绑定，Alpa 等自动并行方案的核心算法已集成到 XLA 中。MLIR 则提供了更底层的编译器基础设施，NVIDIA 也在基于 MLIR 推动自动算子融合和 Triton kernel 生成，试图把更多原本依赖手写优化的路径转交给编译器完成。AMD 等厂商同样在将 Triton 与各自 AI 加速器编译

栈结合，推动 kernel 生成与性能调优自动化。

这些进展共同指向一个趋势：AI 训练的性能优化正在从手工调参驱动转向编译器与自动化工具驱动。对于超大规模集群而言，编译器层面的跨算子融合、自动并行映射和硬件特化代码生成将日益成为释放硬件潜力的核心路径。

6.5.2 容错、弹性训练与国产软件生态

万卡乃至十万卡规模下，硬件故障从偶发异常变成持续存在的背景条件。公开论文对极大规模集群的可靠性建模表明，随着 GPU 数量从万卡扩展到十万卡乃至更高，平均故障间隔会从小时级迅速压缩到几十分钟甚至更短。Meta 在 Llama 3 训练经验中也提到，约 16,000 块 H100 的集群平均每数小时就会出现一次需要处理的中断事件，其中硬件相关问题占多数。

传统的 Checkpoint 加重启机制在这一规模下效率急剧下降：每次故障需要停止全部 GPU、加载 Checkpoint、重新预热，恢复时间常达 10 分钟以上。对于 MTTF 仅十余分钟的超大集群，训练有效时间比（ETTR）可能不到 50%。

近两年涌现了多种改进方案。FT-HSDP（Fault Tolerant Hybrid-Shared Data Parallelism）论文报告，在 100,000 GPU 以上规模可将故障恢复时间从 10 分钟压缩到约 3 分钟，有效训练时间从 44% 提升至 80%。FFTrainer 利用集群中的冗余网络带宽实现快速状态保存与加载，论文中给出的恢复时间降幅最高约为 98%。SPARe（Stacked Parallelism with Adaptive Reordering）则通过自适应重排序和堆叠并行，在 600,000 GPU 规模的建模场景下把训练总时间相对传统冗余方案缩短 40–50%。字节跳动的 ByteRobust 系统也公开报告过在 9,600 GPU 上实现长达三个月训练作业、97% ETTR 的结果。

容错的核心挑战在于：Checkpoint 频率与恢复速度需要与 MTTF 匹配，过低的 Checkpoint 频率导致回滚量大，过高则挤占训练吞吐；弹性调度需要在节点故障后快速重新组织剩余健康节点继续训练，而不是等待替换节点上线；故障检测需要区分硬件故障、软件 bug、网络抖动和慢节点（straggler），不同类型需要不同的响应策略。在单次训练持续数周到数月的前沿场景中，容错与弹性已不是锦上添花的特性，而是决定训练能否完成的基础能力。

在高端进口 GPU 供给受限的背景下，国内自研加速器、编译栈与云算力产品迭代加快。昇腾的 CANN（Compute Architecture for Neural Networks）提供算子库、图编译和调试工具链，MindSpore 框架针对昇腾做了图算融合与算子切分等深度适配；百度昆仑配套的 XTDK 和 PaddlePaddle 框架支持四维并行（数据、张量、流水线、专家）；寒武纪的 BANG 编程模型和壁仞的 BIRENSUPA SDK 也有各自的编程接口和算子库。

国产生态面临的核心挑战仍然是与 CUDA + NCCL 的成熟度差距。CUDA 经过近二十年的积累，拥有庞大的算子库、开发者社区和第三方框架支持；NCCL 在集合通信的性能与稳定性上是事实标准。国产替代方案需要持续投入才能在算子覆盖度、调优工具链、多卡扩展稳定性和开发者体验等方面缩小差距。兼容层（如 CANN 对 PyTorch 的适配、PaddlePaddle 对 CUDA 算子的对接）是降低迁移成本的重要路径，但性能折损和功能覆盖的完整性仍需逐案评估。

落地节奏与性能表现因项目而异，需结合实测与场景评估。从实际部署看，国产芯片在中等规模推理、特定行业应用和政策驱动的信创场景中已有较多落地案例，在万卡级大模型预训练等对峰值算力、显存容量和多机扩展稳定性要求最高的场景中，与国际最新一代通用 GPU 的差距仍然显著。

6.5.3 能效与可持续性

单卡功耗从 A100 的 400 W 经 H100 的 700 W 升至 B200 的 1,000 W、B300 的 1,100–1,400 W 和 Rubin 的 1,800–2,300 W，集群总功耗已从兆瓦级迈向吉瓦级。第三方估算认为，训练一次 GPT-4 量级的模型可能消耗数十 GWh 电力。美国能源部和 LBNL 对数据中心用电的情景分析则显示，到 2028 年数据中心占美国总用电量的比例可能达到约 6.7%–12%，也说明 AI 基础设施扩张正在快速转化为电力系统压力。

冷却技术正在经历从空气到液体的系统性转型。从行业实测看，传统风冷的 PUE 通常在 1.5–1.6，先进风冷可压至 1.3 左右；冷板式直接液冷（DLC）在设计良好的设施中可达到 1.03–1.15，单相浸没式冷却在特定高密度场景下还能进一步降低。至于液冷就绪基础设施比例、冷板与浸没式的市场份额等统计，不同机构在样本、年份和口径上的差异较大，更适合作为趋势信号而非统一基准。从经济角度看，若以 10 MW IT 负载和约 100 美元/MWh 电价粗算，将 PUE 从 1.55 降至 1.10，每年可节约约 390 万美元电费，十年生命周期约 3,900 万美元。

在供电侧，吉瓦级 AI 基础设施正在推动数据中心从被动接入电网转向主动构建能源生态。核能因高容量因子和低碳排放，成为大型科技公司锁定长期可靠电力的重要选择。微软与 Constellation 签署了为期 20 年的三里岛 1 号机组购电协议，重启目标规模约 835 MW；购电价格约 110–115 美元/MWh 的说法则更多来自分析师估算而非合同公开条款。Meta 也与 Constellation 签署了自 2027 年起的 Clinton 核电长期协议；Google 与 Kairos Power 的合作目标则是在 2030 年前后实现首批小型模块化反应堆并网。与此同时，天然气、燃料电池与可再生能源仍在构成混合供电策略。xAI Colossus 也采用了现场燃气轮机、储能和专用燃气电厂等方式缓解电网约束，但其用水规模在不同报道中的口径差异较大，不宜简单写成单一确定值。

能效的另一个维度是单位有效算力的耗电量，与 MFU、并行效率和冷却效率强

相关。在 MFU 仅 20–30% 的场景下，大量电力被浪费在空闲计算和通信等待上。因此，能效优化不能仅依赖机电层面的 PUE 改善，还需要与软件栈的训练效率提升协同推进。《信息通信行业绿色低碳发展行动计划（2022—2025 年）》等文件对新建大型、超大型数据中心 PUE 提出约束，下一阶段碳排放核算和 ESG 报告要求也将对智算中心的选址、供电和运营策略产生约束。

从更长周期看，电网基础设施往往需要多年甚至接近十年的规划与建设周期，而 AI 芯片平台的迭代却常常只有一年左右，这种错配正在成为 AI 基础设施扩张的根本性瓶颈。LBNL 的互联队列研究也显示，美国待接入电网的发电与储能容量已经达到数太瓦量级，供电约束很可能在未来数年内从芯片短缺手中接过最大瓶颈的位置。

6.6 多集群协同与跨域训练

单一数据中心的物理扩展正在逼近电力、散热和土地面积的极限。xAI Colossus 所在孟菲斯园区的用电需求已被多家媒体描述为接近 2 GW，Meta Hyperion 的远期规划容量也被公开写到 5 GW 量级。当十万卡乃至百万卡成为训练的目标规模时，将全部加速器集中在同一站点的物理和经济可行性都在下降。与此同时，企业通过逐年采购积累了不同代际的 GPU（A100、H100、H200、B200 等），单一集群内的硬件同构性假设也日益不成立。这两方面的压力共同推动训练基础设施向多集群协同、跨域分布和异构混编的方向演进。

6.6.1 跨数据中心训练与异构集群调度

跨数据中心训练的核心挑战在于广域网（WAN）的延迟和带宽限制。同一数据中心内节点间延迟通常在微秒级别，而跨数据中心延迟可达 20 毫秒以上，带宽也远低于机房内网络。传统的分布式训练算法假设所有节点处于同一低延迟域，直接应用于跨域场景会导致严重的同步等待和吞吐下降。

NVIDIA 在 2025 年 8 月发布的 Spectrum-XGS 是针对这一问题的工业级方案。Spectrum-XGS 在 Spectrum-X 以太网平台之上增加了 Scale-Across 能力，通过自动距离感知拥塞控制、精密延迟管理和端到端遥测三项技术，使分布在不同建筑甚至相隔数百公里的数据中心可以作为统一的 AI 工厂运行。NVIDIA 的公开材料给出了接近 2 倍的 NCCL 性能提升，CoreWeave 等 GPU 云厂商也开始部署这一类跨数据中心互联方案。

NVIDIA NeMo Framework 25.02（2025 年 5 月）则从软件侧验证了跨数据中心 LLM 训练的可行性：在地理分离的数千 GPU 上训练 340B 参数模型时，扩展效率达到约 96%。其关键技术包括将流水线并行映射到跨域的高延迟链路上（利用 PP 对带宽要求低、可容忍较高延迟的特点），同时将张量并行和数据并行限制在域内的低

延迟网络中。

学术界也有大量工作聚焦于跨域训练的调度优化。CrossPipe 通过建模网络延迟和有限带宽的影响来优化跨数据中心的流水线调度，将训练时间缩短最高约 33.6%。Atlas 和 BubbleTea 通过工作负载感知的带宽共享，在 WAN 连接的多数据中心场景下报告了最高约 17 倍的训练加速和约 94% 的 GPU 利用率。DeepCEE 针对云-边-端异构环境（不同类型 GPU 和不同网络条件），在论文实验中实现了较现有系统 1.3–2.8 倍的训练吞吐提升。

跨域训练在实际部署中面临的核心权衡是：如何在域间通信的高延迟约束下，通过通信-计算重叠、异步更新和分层并行策略的组合，将跨域通信对整体训练吞吐的影响控制在可接受范围内。完全消除跨域延迟的影响是不可能的，但在部分论文和厂商实验中，跨域额外开销已被压缩到个位数到一成左右的范围。

随着 GPU 代际更迭加速（A100 → H100 → H200 → B200 → B300，间隔缩短至一年左右），企业和云厂商的算力池中不可避免地混合着不同代际、不同型号的加速器。同一训练作业如果只能使用同构硬件，会导致大量非最新代际的 GPU 闲置或低效利用。异构集群调度的目标是在混合硬件环境中最大化整体训练吞吐和资源利用率。

HAPT（Heterogeneity-Aware Automated Parallel Training）是这一方向的代表系统，通过细粒度的并行策略搜索减少通信开销，并实现跨异构加速器的负载均衡。其异构感知的 1F1B 调度器根据不同节点的网络特性自适应调整 microbatch 执行时序，在异构集群上较现有方案实现约 1.3–1.6 倍的性能提升。

Sailor 面向更动态的场景——异构、地理分布且资源随时间变化的集群环境——自动化地搜索分布式训练配置。HARP 则扩展了 Alpa 的自动并行化框架，使其能够处理混合 GPU 类型（包括 A100、H100、V100 甚至消费级 RTX 4080/4090）和非对称低带宽互联的场景。RLTune 使用强化学习动态优先排序和分配训练作业，在异构 GPU 集群上将 GPU 利用率提升约 20%、排队延迟减少约 81%、作业完成时间缩短约 70%。也有研究进一步尝试在异构集群上兼顾吞吐与公平性，但具体加速幅度仍高度依赖硬件差异和作业结构。

异构调度的核心难点在于：不同代际 GPU 的计算峰值、显存容量和互联带宽差异显著，同一并行策略在不同硬件上的最优配置完全不同。有效的异构调度器需要同时考虑硬件能力差异、网络拓扑不对称和作业公平性，这使问题的搜索空间远大于同构场景。自动并行搜索与异构调度的结合是当前研究的活跃方向。

6.6.2 多集群编排、联邦学习与整体趋势

在系统层面，将分散的集群统一为一个逻辑资源池需要跨集群的编排和调度能力。Kubernetes 生态已出现多个面向 AI 训练的多集群编排方案：

Volcano Global 结合 Karmada 联邦管理和 Volcano 调度器的能力，将 Volcano 的 Gang Scheduling 等训练作业调度语义从单集群扩展到多集群，支持跨集群任务分发、队列优先级和多租户公平调度，最新版本 (v0.3.0) 于 2026 年 1 月发布。MultiKueue 是 Kueue 的多集群扩展，通过管理集群控制面将作业透明地派发到工作集群，支持 AllAtOnce（立即分发到所有集群）、Incremental（逐轮评估集群）和 External（策略驱动分发）三种调度算法，并已支持 PyTorchJob 等 KubeFlow 训练作业的跨集群调度。Admiralty 采用虚拟 Kubelet 模式将多个集群视为统一资源池，根据可用资源、数据局部性和自定义约束自动调度。

这些方案解决的是作业放置问题，也就是将训练作业分发到最合适的集群或跨集群组合上。其上层还需要训练框架（如 Megatron-LM、DeepSpeed）对多集群拓扑的感知，以将不同维度的并行策略映射到合适的网络层次上。编排层与训练框架的解耦和协同是当前多集群训练架构设计中尚未完全解决的问题。

更前沿的方向是可组合基础设施（Composable Infrastructure）：将计算、存储和网络资源从固定的服务器边界中解放出来，通过软件定义的控制面动态组合。NEC 于 2026 年 1 月发布的可组合分解基础设施方案采用 ExpEther 技术，通过低延迟网络传输实现 GPU 和服务器的灵活分布式部署。CXL 内存池化（见 6.4.4 节）也属于这一思路的组成部分。这一方向目前仍处于早期阶段，但其愿景——打破 CPU-GPU-内存的固定比例绑定，按需组合——代表了数据中心架构的长期演进方向。多项行业调查也都表明，GPU 利用率与峰值配置之间仍有明显缺口，资源池化和动态编排的效率提升空间依然很大。

多集群协同的另一个维度是在数据无法集中的场景下完成大模型训练或微调。联邦学习（Federated Learning）允许多方参与者在交换原始数据的前提下协作训练，但将其应用于大模型面临参数量大、通信开销高和隐私保护三重挑战。

2025 年以来，学术界提出了多种针对 LLM 的联邦学习方案。Ferret 通过将参数更新投射到低维空间并使用共享随机性来减少通信开销，支持全参数联邦微调且收敛速度有竞争力。FedSEA-LLaMA 在联邦拆分学习（Split Learning）框架下对 LLaMA2 进行安全高效的训练，通过向前向传播的隐藏状态注入高斯噪声保护隐私、通过注意力掩码压缩和 KV Cache 协作减少通信量、通过动态拆分点调整适配不同任务；论文中给出的训练和推理速度提升最高约为 8 倍。PriFFT 使用混合秘密共享（算术秘密共享 + 函数秘密共享）保护微调过程中的模型参数和用户隐私，在论文实验中将执行时间减少最高约 59%、通信开销减少约 77%。EcoLoRA 则通过轮询式 LoRA 分段上传策略，使每个客户端每轮只上传互补的 LoRA 分段，在论文中报

告了约 79% 的通信时间下降和约 65% 的总训练时间下降。FedShield-LLM 将剪枝与全同态加密（FHE）结合，在加密的 LoRA 参数上执行安全计算，同时抵御成员推断和梯度反演等攻击。

联邦学习在大模型场景中的实际落地仍面临不少限制：全参数联邦训练的通信量在当前网络条件下往往不可接受，因此大多数方案聚焦于 LoRA 等参数高效微调；隐私保护机制（差分隐私、秘密共享、同态加密）在安全性与效率之间存在根本性权衡；联邦场景下的数据异质性（non-IID）会导致模型收敛困难。但在医疗、金融、政务等数据敏感领域，联邦学习可能是跨机构协作训练的唯一合规路径，值得持续关注。

从整体趋势看，超大规模 AI 训练正在从单一超大集群向分布式多集群协同演进。这一转变由三个因素驱动：一是单站点的电力和物理空间约束使无限扩展不可持续；二是 GPU 代际更迭形成的异构硬件池需要更灵活的调度机制；三是跨组织、跨区域的数据合规要求使集中式训练在部分场景中不可行。

这一演进对系统设计的影响是多层次的：网络层需要在广域延迟下维持可预测的集合通信性能；调度层需要感知硬件异构性和网络拓扑差异；训练框架需要将不同维度的并行策略与多层次网络结构对齐；安全层需要在分布式环境中保护模型和数据的隐私。这些层次的协同设计目前尚处于快速探索阶段，成熟的端到端解决方案仍待构建。

7 总结与建议

7.1 综合对比

国内外领先集群的差异，更多体现在系统工程成熟度与全栈协同深度，而不只是单张加速卡的峰值参数。将规模、互联、软件生态与能效置于同一框架下观察，更容易看出各自的优势与短板。表 2 给出主要维度的对比。

表 2: 国内外领先集群综合对比

维度	国外领先集群	国内代表集群	说明
规模	已见十万级加速器量级 (如 xAI Colossus); Meta RSC 规划约 1.6 万块 GPU	千卡至万卡级智算中心 较常见	需区分单一集群与资源池口径
单卡峰值	H100 BF16 Tensor Core 标称峰值处于国际前列	国产芯片型号较多,标称 值与生态差异明显	不宜脱离精度与实测利 用率比较
机间互联	IB NDR 与 NVLink/NVSwitch 机内平面	RoCE 与自研高速网络 应用广泛	瓶颈多在尾延迟、拥塞控 制与运维
软件生态	CUDA、NCCL、主流框 架插件链成熟	MindSpore、Paddle 及各 家 SDK 持续迭代	算子与调优工具链仍是 短板之一
能效	高密度数据中心广泛采 用液冷	新建枢纽普遍受 PUE 政策约束	实际 PUE 与气候和机 电设计强相关

单项目决策时,宜在合同与验收中绑定可复现的 NCCL 或 MFU 测试、存储带宽与网络尾延迟等代表工作负载,而非仅依赖峰值纸面指标。

7.2 关键挑战与建议

国产训练芯片在部分场景已可落地,与国际最新一代通用 GPU 在峰值算力、显存容量与生态成熟度上仍有差距,HBM 与先进封装的供应链风险需在规划阶段一并考虑。万卡规模下,网络抖动与拥塞对训练效率影响显著,有必要建设细粒度的延迟与拥塞观测,并配套弹性调度与故障隔离。CUDA 与 NCCL 生态成熟度高,国产框架与兼容层(如 CANN 等)的持续投入有助于降低迁移成本。集群逼近吉瓦级用电时,选址、液冷与余热利用与业务目标同等重要。Google、Meta 等机构的优势往往来自芯片、互联、存储与框架的协同设计,国内智算中心宜建立跨层优化团队,避免各层独立建设、集成阶段再行弥补。

从更长周期看,超大规模智算集群已成为 AI 基础设施竞争的核心战场。公开可见的十万级加速卡部署与万卡级专用超算已不罕见;国内在国家枢纽、国产芯片与框架上投入加大,在单卡性能、软件栈成熟度与大规模训练可预期性上仍面临持续工程挑战。下一阶段,光互联、液冷、低精度训练与国产替代将共同塑造系统形态,具体路线需结合电力、网络、存储与模型目标统筹论证。