# 初探REGISTER

• 做完了DECODER,根據5-STAGE模型我們得知下個步驟是執行

\*複習5-STAGE

INSTRUCTION FETCH->INSTRUCTION DECODE->EXECUTE->MEMORY ACCESS->WRITEBACK

提取指令

解碼

執行


存取記憶體

寫入

• 雖然運算單元是ALU,但執行需要多個元件參與,其中包含REGISTER

-DECODER解出的OPCODE是交給ALU,RS1.RS2.RD則連結到REGISTER

### 目前要實現的模型概圖



## 接腳

主要輸入接口:

**INPUT** 

- -CLK&RESET
- -RS1和RS2的位址
- -RS1和RS2各一個讀取開關
- -寫入資料與位址
- -寫入開關

**OUTPUT** 

-RS1和RS2輸出



## 用VERILOG實現

- 功能:
- -要是地址為O則直接輸出O(RISC規則)
- -持續讀進寫入的資料並決定是否存入REG陣列
- -分為純讀取和讀取後寫出

```
module register(
   input clk,
   input reset,
   input [4:0]rs1addr, //rs1位址
   input [4:0]rs2addr, //rs2位址
   //rs2 read enable
   input ren2,
   input wren,
                  //write enable
   input [31:0]wb_data, //寫入資料
   input [4:0]wb_addr, //寫入位址(即為rd)
   output reg [31:0]rs1,//rs1輸出
   output reg [31:0]rs2//rs2輸出
   );
      reg [31:0]regbus[15:0]; //register陣列
      parameter yes= 1'b1; //參數定義
      parameter no= 1'b0;
```

```
always@(posedge clk) begin //如果寫入的位址為0 則不寫入
if(reset!=yes) begin
if((wren==yes) && (wb_addr!=5'b00000))
regbus[wb_addr]<=wb_data;
end
end
```