Tarea 1

Simulación de funciones lógicas digitales de 4 variables

Acoidan Martín Conrado Sistemas Electrónicos Digitales 1º Grado Ingeniería Informática 13/03/2024

Índice

1. Funciones asignadas	2
2. Tablas de verdad	
3. Funciones simplificadas	3
4. Circuito	3
5. Código VHDL	4
6. Cronograma de simulación	5

Tarea 1

Simulación de funciones lógicas digitales de 4 variables

1.- Funciones asignadas

Las funciones asignadas se muestran en la Tabla 1.

Alumno	f ₀	f_1
119 Acoidan Martín Conrado	81FC	7D37

Tabla 1. Funciones asignadas

2.- Tablas de verdad

Las tablas de verdad de las funciones asignadas se muestran en la Tabla 2.

	а	b	С	d	f_0	f ₁
0	0	0	0	0	0	1
1	0	0	0	1	0	1
2	0	0	1	0	1	1
3	0	0	1	1	1	0
4	0	1	0	0	1	1
5	0	1	0	1	1	1
6	0	1	1	0	1	0
7	0	1	1	1	1	0
8	1	0	0	0	1	1
9	1	0	0	1	0	0
10	1	0	1	0	0	1
11	1	0	1	1	0	1
12	1	1	0	0	0	1
13	1	1	0	1	0	1
14	1	1	1	0	0	1
15	1	1	1	1	1	0

Tabla 2. Tabla de verdad de las funciones asignadas

3.- Funciones simplificadas

Después de simplificar las tablas de verdad mediante los mapas de Karnaugh, las funciones simplificadas obtenidas son:

$$f_0 = \bar{a}c + \bar{a}b + bcd + a\bar{b}\bar{c}\bar{d}$$

$$f_1 = a\bar{d} + b\bar{c} + \bar{b}\bar{d} + \bar{a}\bar{c} + a\bar{b}c$$

4.- Circuito

El circuito a implementar se muestra en la Figura 1.




Figura 1. Tabla de verdad de las funciones asignadas

5.- Código VHDL

El código VHDL se muestra en la Figura 2.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity funciones119 is

Port (a: in STD_LOGIC;
b: in STD_LOGIC;
c: in STD_LOGIC;
fo: out STD_LOGIC;
fo: out STD_LOGIC;
end funciones119;

architecture Behavioral of funciones119 is

fo < (not a and c) or (not a and b) or (b and c and d) or (a and not b and not c and not d);
ff < (a and not d) or (b and not c) or (not a and not d) or (not a and not c) or (a and not b and not c);
end Behavioral;</pre>
```

Figura 2. Captura de pantalla del código VHDL

6.- Cronograma de simulación

A continuación, se muestra el cronograma de simulación de las funciones implementadas (Figura 3):




Figura 3. Cronograma de simulación.

Se aprecia que los resultados son consistentes con los que aparecen en la tabla 2.