## Tarea 2

## Implementación de un contador aleatorio

Acoidan Martín Conrado Sistemas Electrónicos Digitales 1º Grado Ingeniería Informática 11/04/2024

## Índice

1. Funciones asignadas	2
2. Tablas de verdad	
3. Circuito del contador implementado	3
4. Circuito del contador implementado	
5. Códigos VHDL	
6. Cronograma de simulación	

**Nota:** La plantilla utilizada es una guía para la realización del informe, el estudiante la debe usar un punto de partida. Se valorará todas las explicaciones para el entendimiento del proceso seguido.

# Tarea 2

## Implementación de un contador aleatorio

## 1.- Funciones asignadas

El contador aleatorio asignado se muestra en la Tabla 1.

Alumno	Secuencia	Flip-flops		Cíclico		
119 Acoidan Martín Conrado	3,5,8,1,7,4,6,9,0,2	Т	D	D	Т	No

 Tabla 1. Contador aleatorio asignado


#### 2.- Tabla de transiciones

La tabla de transiciones del contador aleatorio asignado es:

	E	stado	actu	al	Estado siguiente							
	$Q_A$	$Q_{\rm B}$	Q <sub>C</sub>	$Q_{\mathrm{D}}$	$Q_A^+$	Q <sub>B</sub> <sup>+</sup>	Q <sub>C</sub> <sup>+</sup>	$Q_{\rm D}^+$	$T_{A}$	$D_{B}$	$D_{C}$	$T_{\mathrm{D}}$
0	0	0	0	0	0	0	1	0	0	0	1	0
1	0	0	0	1	0	1	1	1	0	1	1	0
2	0	0	1	0	0	0	1	0	0	0	1	0
3	0	0	1	1	0	1	0	1	0	1	0	0
4	0	1	0	0	0	1	1	0	0	1	1	0
5	0	1	0	1	1	0	0	0	1	0	0	1
6	0	1	1	0	1	0	0	1	1	0	0	1
7	0	1	1	1	0	1	0	0	0	1	0	1
8	1	0	0	0	0	0	0	1	1	0	0	1
9	1	0	0	1	0	0	0	0	1	0	0	1
10	1	0	1	0	X	X	X	X	X	X	X	X
11	1	0	1	1	X	X	X	X	X	X	X	X
12	1	1	0	0	X	X	X	X	X	X	X	X
13	1	1	0	1	X	X	X	X	X	X	X	X
14	1	1	1	0	X	X	X	X	X	X	X	X
15	1	1	1	1	X	X	X	X	X	X	X	X


### 3.- Mapas de Karnaugh

Los mapas de Karnaugh de las entradas de los biestables son:



CD AB	00	01	11	10
00	0	0	x	1
01	0	1	x	1
11	0	0	х	Х
10	0	1	X	Х

$$D_B = (Q_C Q_D + \overline{Q}_A \overline{Q}_B Q_D + Q_B \overline{Q}_C \overline{Q}_D)$$



$$D_{C} = (Q_{B}\overline{Q}_{C}\overline{Q}_{D} + \overline{Q}_{A}\overline{Q}_{B}\overline{Q}_{D} + \overline{Q}_{A}\overline{Q}_{B}\overline{Q}_{C})$$

CD AB	00	01	11	10
00	(T)	F	X	0
01	1	0	X	0
11	0	0	X	X
10	1	0	X	X

$$T_D = (Q_A + Q_B Q_C + Q_B Q_D)$$

CD AB	00	01	11	10
00	0	0	X	1
01	0	1	X	1
11	0	1	X	Х
10	0	1	X	x

## 4.- Circuito del contador implementado

A continuación, se muestra el circuito del contador que se ha implementado:




Figura 1. Circuito implementado del contador 119.

**Nota**: La **R** significa reset, y la **S** significa preset, esta escrito de esa manera por el software utilizado.

#### 5.- Códigos VHDL

En este apartado se muestra el código VHDL del contador implementado:

```
architecture Behavioral of <a href="contador119">contador119</a> is
     component ffD_reset
                         : in std_logic;
                   ce : in std_logic;
                   reset : in std_logic;
d : in std_logic;
q : out std_logic
     component ffT_preset
                            : in std_logic;
: in std_logic;
                   preset : in std_logic;
                              : in std_logic;
                              : out std_logic
     component ffT_reset
                       : in std_logic;
                ce : in std_logic;
reset : in std_logic;
                      : in std_logic;
                         : out std_logic
     component ffD_preset
                          : in std logic;
                ce : in std_logic;
preset : in std_logic;
d : in std_logic;
                          : out std_logic
     signal qa, qb, qc, qd : std_logic;
signal ta, db, dc, td : std_logic;
```

Figura 2. Código VHDL del contador 119.

También se muestra el código VHDL del test bench.

```
library IEEE;
   use IEEE.STD_LOGIC_1164.ALL;
   entity sistema119_tb is
   end sistema119_tb;
   architecture Behavioral of sistema119 tb is
        component sistema119
            port (clk : in std_logic;
                         : in std_logic;
                  ce
                  reset : in std_logic;
                  count : out std_logic_vector (3 downto 0);
                        : out std_logic_vector (6 downto 0));
                  led
        signal clk : std_logic ≔ '0';
                    : std logic := '0';
        signal ce
        signal reset : std_logic ≔ '0';
        signal count : std_logic_vector (3 downto 0);
        signal led : std_logic_vector (6 downto 0);
        dut : sistema119
        port map (clk \Rightarrow clk,
                  ce \Rightarrow ce
                  reset \Rightarrow reset,
                  count \Rightarrow count,
                  led \Rightarrow led);
        -- Clock Generation
        clk ≤ not clk after 10 ns;
        begin
            ce ≤ '0'; reset ≤ '1';
            wait for 20 ns;
            reset ≤ '0'; ce ≤ '1';
            reset < '1';
46 end Behavioral;
```

Figura 3. Código VHDL del test bench.

#### 6.- Cronograma de simulación

A continuación, en la Figura 3, se muestra el cronograma de simulación del sistema implementado con las salidas del contador y del decodificador de 7 segmentos.




Figura 4. Cronograma de simulación del contador 119 con la secuencia completa recorrida.

Se aprecia que los resultados son consistentes con la secuencia que aparece en la tabla del apartado 1.

Video de comprobación con placa Nexys A7: <a href="https://youtu.be/at4IEZEKSBc">https://youtu.be/at4IEZEKSBc</a>