Pregunta 1	
Sin responder aún	
Puntúa como 1,00	

Para poder usar la plantilla de asignación de pines a puertos Nexys-A7-100T-Master en nuestro diseño, hay que:

Seleccione una:

- O a. Únicamente hay que cambiar el nombre por defecto que tiene el puerto (en cada línea, justo después de *get_ports*), de acuerdo con el nombre de los puertos que tenga la entidad del módulo *top level*.
- o b. Es necesario realizar todas las operaciones indicadas en los demás ítems
- O c. Basta con descomentar las líneas de código correspondientes a los pines que va a usar nuestro circuito (quitar #).
- O d. Es suficiente con añadir la plantilla al proyecto con Add Files

Quitar mi elección

Of. Una FPGA

Tiempo restante 0:14:14

Pregunta 2 Sin responder aún Puntúa como 1,00	
Para simular un decodificador de 7 segmentos necesitamos	
O a. Una señal de reloj	
O b. Todas las respuestas son correctas	
O c. Un test bench secuencial	
d. Asignaciones de pinese. Un test bench combinacional	

Pregunta 3	
Sin responder aún	
Puntúa como 1,00	

Para asignarle los periféricos de la tarjeta a los puertos de E/S de nuestro diseño, debemos conocer los pines de la FPGA a los cuales están conectados. Esta información la encontramos:

Seleccione una:

- O a. Todas las respuestas son correctas
- O b. En el datasheet de la tarjeta de desarrollo
- O c. Serigrafiada en la propia tarjeta junto a cada periférico
- O d. En un fichero XDC genérico que provee el fabricante de la tarjeta

Pregunta 4		
Sin responde	er aún	
Puntúa com	o 1,00	
Si quere	mos definir un puerto o señal como bus, debemos usar	
J. 945.5		
O a.	integer	
O b.	binary_vector	
O c.	std_logic	
O d.	El nombre de la señal con el rango entre paréntesis. a(0:7), por ejemplo	
O e.	array	
O f.	std_logic_vector	

	Tiempo restante 0:13:51
Pregunta 5	
Sin responder aún	
Puntúa como 1,00	
La declaración	
signal my_bus : std_logic_vector(7 downto 3);	
define un bus de:	
O a. 7 bits	
O b. 8 bits	
O c. 5 bits	
O d. 4 bits	

	Tiempo restante 0:13:46
Pregunta 6	
Sin responder aún	
Puntúa como 1,00	
Un decodificador de 7 segmentos sólo puede describirse en VHDL usando asignaciones con operadores lógicos (AND, OF	R, NOT, etc)
Seleccione una:	
○ Verdadero	
○ Falso	

O c. En la zona declarativa de la arquitectura del circuito a realizar

O d. En el archivo de restricciones de usuario

O e. En el simulador

O f. En la entidad del circuito

Tiempo restante 0:13:41

Pregunta 7
Sin responder aún
Puntúa como 1,00
Las señales internas para interconectar elementos del circuito que estamos diseñando se declaran:
O a. En el test bench

	Tiempo restante 0:12:58
Pregunta 8	
Sin responder aún	
Puntúa como 1,00	
El fichero pinout.vhd es un fichero de asignación de pines	
Seleccione una:	
○ Verdadero	
○ Falso	

Pregunta 9		
Respuesta guardada		
Puntúa como 1,00		

En el cronograma de simulación de Vivado Simulator, queremos cambiar la representación de una señal, de binario a hexadecimal. Esto se hace en:

- O a. Vivado Simulator no permite esa opción
- b. Show hexadecimal
- O c. Force Hexadecimal
- O d. Change Bit Order
- O e. Radix

Quitar mi elección

Pregunta 10
Respuesta guardada
Puntúa como 1,00
De la lista que se muestra, únicamente hay un dispositivo que es una FPGA existente, ¿cuál?
De la lista que se muestra, unicamente nay un dispositivo que es una 170A existente, ¿cual:
Seleccione una:
O a. RX 5000M

g. Titan RTXh. Artix-9

Quitar mi elección

O b. i5

c. Kintex-9d. Spartan-8e. Cyclone 40f. Artix-7

Pregunta 11

Respuesta guardada

Puntúa como 1,00

El archivo circuito.BIN es un fichero binario que contiene toda la información necesaria para configurar la FPGA

Seleccione una:

Verdadero

O Falso

Pregunta 12	
Respuesta guardada	
Puntúa como 1,00	

Queremos ver todo el tiempo de simulación en la pantalla con un golpe de ratón. Tenemos que pulsar en el icono del comando:

Seleccione una:

- O a. Zoom Out
- O b. Adjust Scale
- O c. Zoom to Cursors
- o d. Zoom Fit
- O e. Zoom In

Quitar mi elección

Pregunta 13

Respuesta guardada

Puntúa como 1,00

¿Cuáles de las siguientes son inicializaciones de bus correcta?

- O a. signal bcd : std_logic_vector(7 downto 0) := X"00";
- b. Todas las respuestas son correctas
- \bigcirc c. signal bcd : std_logic_vector(7 downto 0) := "00000000";
- \bigcirc d. signal bcd : std_logic_vector(7 downto 0) := (others => '0');

Quitar mi elección

O e. Sólo puede estar a la izquierda en una asignación concurrente

Quitar mi elección

Tiempo restante 0:10:10

Pregunta 1	4	
Respuesta g	guardada	
Puntúa com	no 1,00	
Una seŕ	ñal interna	
O a.	No puede usarse en una asignación concurrente	
O b.	No puede simularse	
© c.	Puede estar tanto a la izquierda como a la derecha en una asignación concurrente	
O d.	Sólo puede estar a la derecha en una asignación concurrente	

Pregunta 15	
Sin responder aún Puntúa como 1,00	
En un cronograma de simulación	
Seleccione una:	
O a. Todas las respuestas son correctas	
O b. Si el color de las señales es naranja, el diseño no es correcto	
O c. Vemos el valor que toman los puertos de salida y las señales en función de los estímulos de entrada a lo largo c	del tiempo
O d. Las entradas deben ser constantes	
O e. No podemos ordenar las señales	