## Famille TTL

### Historique

La famille TTL, introduite en 1964, est celle qui a connu et connaît encore les développements les plus importants. Actuellement il existe sept séries:

- La série N « normale » qui fut la première introduite sur le marché.
- La série **H** (High speed) destinée aux applications nécessitant des vitesses de commutation élevées.
- La série L (Low power) pour les applications lentes.

Ces trois premières séries sont actuellement en voie de disparition. Les transistors fonctionnent en saturation et blocage. La différence entre ces trois séries réside principalement dans la valeur des composants, ce qui explique les différences de consommation

La seconde génération de circuits TTL utilise des transistors qui ne fonctionnent plus en saturation grâce à la diode Schottky placée entre base et collecteur. D'autre part, les transistors ne sont plus dopés à l'or, ce qui réduit notamment leurs capacités parasites. Ces deux améliorations ont permis de diminuer de façon significative les temps de commutation des transistors. On distingue les séries :

- S (Schottky) réservée aux applications rapide,
- LS (Low Power Schottky) destinée à remplacer la série normale.

La troisième génération de circuit TTL est une amélioration technologique des circuits S et LS. Enfin, une réduction des dimensions des transistors a permis une réduction des capacités de jonction dans un rapport voisin de 50 à 60%. Les séries portent les noms de :

- **AS** (Advanced Schottky) ou F (Fairchild Advanced Schottky Technology)
- **ALS** (Advanced Low power Schottky).

Les temps de commutation et les puissances consommées sont donnés dans les tableaux suivants pour une porte:


	P (mW)	t <sub>moy</sub> (ns)
N	10	10
Н	22	6
L	1	33

	P (mW)	t <sub>moy</sub> (ns)
S	19	3
LS	2	9.5

	P (mW)	t <sub>moy</sub> (ns)
AS	20	1.5
ALS	1	4


## Principe de fonctionnement

La famille TTL est une amélioration de la famille DTL. Le circuit à diode d'entrée est remplacé par un transistor multi-émetteur:



- Lorsque l'une des entrées ( $V_1$  par exemple) est au potentiel 0, la jonction  $BE_1$  est passante. Le courant collecteur est nul. Le transistor de sortie est bloqué.
- Inversement, lorsque les deux entrées sont au potentiel +V, les jonctions BE<sub>1</sub> et BE<sub>2</sub> sont bloquées. C'est la jonction BC qui est alors passante et le transistor de sortie est passant.
- Le transistor multi-émetteur a une vitesse de commutation supérieure à celle du circuit à diode.

# Fonctionnement d'une porte NAND (7 400) ( $S = \overline{A.B}$ )



□ La tension d'alimentation nominale est +5V et les niveaux logiques 0 et 1 sont définis (à l'entrée) par:

$$\begin{array}{cccc} V_{IL} = 0.8 \ V & 0 & \Leftrightarrow & V_I < 0.8 \ V \\ V_{IH} = 2.4 \ V & 1 & \Leftrightarrow & V_I > 2.4 \ V \end{array}$$

- □ Le transistor multi-émetteur TR1 réalise une fonction ET.
- □ Le transistor TR2 commande les transistors TR3 et TR4 qui appliquent respectivement en sortie un niveau bas (0) ou un niveau haut (1)

#### Cas où les 2 entrées sont au niveau haut

Les jonctions base-émetteur de TR1 sont polarisées en inverse.

Le courant qui provient de l'alimentation à travers la résistance de 4 k $\Omega$  et qui passe alors par la jonction base-collecteur de TR1 rend fortement passant TR2 ce qui sature TR3 et bloque TR4.

 $\rightarrow$  on obtient sur la sortie un niveau logique 0.

Les transistors TR3 et TR4 forment un amplificateur de sortie appelé Totem-pôle

#### Cas où l'une des 2 entrées est au niveau bas

La jonction base-émetteur de TR1 est parcourue par le courant provenant de l'alimentation par la résistance de  $4 \text{ k}\Omega$ .

La chute de tension entre la base de TR1 et la masse est insuffisante pour rendre la jonction base-collecteur de TR1 passante ainsi que la jonction base-émetteur de TR2. La tension  $V_{\rm B2}$  est au niveau logique 0. Ce qui a pour effet de bloquer TR3 et de rendre passant TR4 qui se sature.

 $\rightarrow$  La sortie S passe au niveau 1.


#### Précautions d'emploi:

- Toutes les entrées doivent être connectées, cela pour éviter les défauts dus aux parasites. En effet, une entrée non connectée équivaut à une entrée de niveau 1 mais ce n'est pas conseillé à cause des parasites.
- Si une entrée doit rester en permanence à la valeur 1, on peut la relier au +5V par l'intermédiaire d'une résistance de 1 k $\Omega$ .

### Porte NAND à collecteur ouvert


Le circuit intégré avec étage de sortie à collecteur ouvert permet de réaliser des fonctions OU câblées avec des portes NAND.

#### □ Porte NAND à collecteur ouvert:




#### □ Réalisation de la fonction OU :

Dans ce sas, on peut relier les sorties de plusieurs fonctions entre-elles de manière à avoir une résistance commune externe. Cette résistance est fonction du nombre de portes en parallèle.




*Remarque* : Un étage de sortie en "Totem pôle" ne permet pas ce montage car on aurait un court-circuit.

### Association de portes logiques



- Lorsqu'une sortie de fonction logique est à 0 (porte amont), et qu'elle est reliée à l'entrée de la fonction suivante (porte aval), un courant très faible de l'ordre de 1,6 mA s'évacue de A vers S.
- Lorsqu'une sortie de fonction logique est à 1 (porte amont), et qu'elle est reliée à l'entrée de la fonction suivante (porte aval), la porte amont fournit un courant de source qui est de l'ordre de  $40~\mu A$ .
- Le courant d'évacuation permet de définir la sortance.



La logique TTL est dite à extraction de courant.