

"Systèmes à événements discrets"



 Rappels de logique combinatoire et séquentielle



Les systèmes séquentiels logiques




 Mise en œuvre de systèmes séquentiels logiques



 Systèmes à évolutions simultanées (sem2)

III.1. Qu'est ce que la mise en œuvre ?

■ Position du problème



- Mise en œuvre = choix d'une cible + choix d'un codage + Synthèse logique + réalisation
- Codage = Définition du nombre n de VI + affectation d'un code binaire à chacun des r états
- Synthèse logique = détermination d'une représentation "algébrique" du système

- ☐ Codage par minimisation du nombre de variables internes
 - ➤ Le nombre *n* de bits du code des états est minimal (=> minimisation du coût de mise en œuvre / complexification des équations)
- ☐ Cas du mode pulsé : méthode de codage et exemple
 - ightharpoonup Choisir un code de *n* bits tel que $2^n \ge$ (nombre *r* d'états du système)
 - Affecter à chaque état un code binaire de n bits (les états doivent avoir des codes différents)
- ☐ Cas du mode fondamental : le problème des courses critiques
 - Illustration


Y1Y2\ab	00	01	11	10	Z1	Z2
00	00	01	00	10	0	0
01	00	01	00	10	0	1
11	00	01	11	10	1	1
10	11	01	01	10	1	0

Une course est <u>critique</u> si elle ne permet pas de se stabiliser sur l'état désiré

III.1. Qu'est ce que la mise en œuvre ?


Exemples utiliser pour la MEO

Mode fondamental
 exemple de la machine à percer



Mode pulsé

Malaxeur avec arrêt d'urgence



a) 1 tour à droite / 1 tour à gauche


Cours SED

b) Si appui sur AU, on interrompt le mouvement. Si nouvel appui sur AU, on le relance là ou on l'avait interrompu.

- ☐ Cas du mode fondamental (suite)
 - ➤ Il faut éviter les courses critiques
 - car non adjacence des codes => indéterminisme de comportement
 - Une condition suffisante pour éliminer les courses critiques :


Deux états voisins doivent posséder des codes adjacents

- Une méthode saine de codage
 - Choisir un code de *n* bits tel que :
 - -2^n ≥ (nombre r d'états du système) **ET**
 - -n ≥ Max(contraintes d'adjacence entre états)
 - Affecter un code de *n* bits à chaque état <u>en respectant les contraintes</u> <u>d'adjacence</u>
- > Graphe d'adjacence







- ☐ Cas du mode fondamental (suite)
 - > Exemples : Proposer un codage pour les machines à états suivantes



- ☐ Codage 1 parmi n
 - \triangleright Le nombre n de bits de \underline{Y} est égal au nombre d'états r du système (=> simplification des équations / coût de mise en œuvre plus important)
 - ➢ Par convention, chaque code ne comporte qu'un seul bit à 1 (le rang de la composante à 1 indique le numéro d'état actif)



> La déduction des équations est plus simple



 y_i = terme d'excitation + terme de maintien

$$y_i = \sum_{l=1}^k e_{pl} \cdot Y_{pl} + Y_i \cdot \overline{MaZ}$$

□ Cas du mode pulsé

• Équations :


$$\sum_{i=1}^{j} e_{sl} =>$$

Cas du mode fondamental

Le codage 1 parmi n n'est pas adjacent !!!

 Conventionnellement, on impose une course qui consiste à mettre à 1 la VI correspondant à l'état suivant puis, à éteindre la VI correspondant à l'état présent.

Exemple:



• Équations : $\sum_{i=1}^{j} Y_{sl}$

=>
$$y_i = \sum_{l=1}^{k} e_{pl} \cdot Y_{pl} + Y_i \cdot \sum_{l=1}^{j} Y_{sl}$$


■ Introduction

- > Intérêts
 - vitesse
 - coût
 - encombrement
- > 3 types de mise en œuvre :
 - Mise en œuvre par circuits combinatoires (ET, OU, XOR, NAND, ...)
 - Mise en œuvre par bascules (D,JK,RS)
 - Mise en œuvre par PLD (EPROM, PAL, CPLD, FPGA)
- > Une entrée supplémentaire indispensable : le signal d'initialisation (init)

Cours SED 68

- ☐ Utilisation de circuits combinatoires : le rebouclage direct
 - > Type de mise en œuvre <u>adapté au mode fondamental seulement</u>
 - > Portes combinatoires = Base de toutes les mises en œuvre matérielles
 - > Principe:
 - Chaque VI et chaque sortie est mise en œuvre par un bloc combinatoire
 - Les architectures électroniques (logigramme) des blocs sont déduites de la représentation algébrique $(y_i = F(\underline{Y}, \underline{E}))$ pour i = 1 ... n, $S_i = G(\underline{Y}, \underline{E})$ pour j = 1 ... m)
 - Méthode (minimisation du nombre de VI)
 - Coder avec respect des adjacences
 - Construire les TKVI de chaque VI ET de chaque Sortie
 - Déduire une représentation algébrique
 - Déduire les logigrammes

Exemple de la perceuse : minimisation du nombre de VI



Y1 Y2Y3	00	01	11	10	
0					
1					y1


10

у2

Y1	Y2Y3	00	01	11	10		Y1 Y2Y3	00	01	11
0							0			
1						уЗ	1			

Y1 Y2Y3	00	01	11	10	Y1 Y2Y3	00	01	11	10	
0					0					
1					Mont 1					Desc


- > Exemple de la perceuse : mise en œuvre 1 parmi n
 - Déduction directe des équations à partir de la représentation graphique



Utilisation de bascules

- ➤ Bascules D, JK, T => Mode pulsé
- Bascules RS => Mode fondamental
- Choisir le type de bascule en fonction du mode de fonctionnement

- ➤ Une bascule = une VI
- Utilisation des entrées asynchrones Set et Clear des bascules pour l'initialisation (entrée INIT)
- > Principe




■ Méthode

- Coder
- Construire les tables d'excitation des bascules (en utilisant la table d'évolution de la bascule choisie)
- Construire les TKVI des sorties
- Déduire les équations d'excitation des bascules et celles des sorties
- Déduire le logigramme

> Cas du mode pulsé

• Exemple: le malaxeur sans arrêt d'urgence (bascules JK) : minimisation du nb de VI



Qn	Qn+1	J	K
0	0	0	-
0	1	1	-
1	0	-	1
1	1	-	0


Table d'évolution d'une bascule JK

- 2 VI => (J1,K1) (J2,K2)
- Ici, 1 seul événement F qu'on associe au *clock* des bascules

Y1 Y2	0	1	
0			
1			J1
Y1 Y2	0	1	
0			
1			K1

Y1 Y2	0	1	
0			
1			J2
Y1 Y2	0	1	
0			
1			K2

<u>Exemple</u>: Malaxeur avec arrêt d'urgence - Réalisation 1 parmi n avec bascules D



$$D_{1} = F.\overline{AU}.Q_{4} + AU.Q_{5} + Q_{1}.0$$

$$D_{2} = F.\overline{AU}.Q_{1} + AU.Q_{6}$$

$$D_{3} = F.\overline{AU}.Q_{2} + AU.Q_{7}$$

$$D_{4} = F.\overline{AU}.Q_{3} + AU.Q_{8}$$

$$D_{5} = AU.Q_{1} + Q_{5}.\overline{AU}$$


$$D_{6} = AU.Q_{2} + Q_{6}.\overline{AU}$$

$$D_{7} = AU.Q_{3} + Q_{7}.\overline{AU}$$

$$D_{8} = AU.Q_{4} + Q_{8}.\overline{AU}$$

$$Clk_{i} = F + AU \quad \forall i = 1...8$$

 ATTENTION : Ca ne marche que si on peut garantir que les signaux associés aux événements (ici F et AU) ne sont pas à 1 au même instant





On "râte" un événement




Si on était en q1 le système va en q2 au lieu de q6

• DANS LE CAS CONTRAIRE : PASSER EN MODE FONDAMENTAL

> Cas du mode fondamental

• Exemple de la perceuse : Mise en œuvre par bascule RS (1 parmi n)



$$R1 =$$

$$R3 =$$


$$S1 =$$

$$R2 =$$

$$R4 =$$

$$S2 =$$

• Mise en œuvre 1 parmi n par bascules RS : le problème des boucles!




$$R1 =$$


$$R2 =$$

☐ Mise en œuvre **synchronisée** d'un mode fondamental


- Pour éviter le problème des courses critiques
 - on peut ajouter une entrée *H* événementielle périodique => M = échantillonneur bloqueur
 - La fréquence de *H* doit être suffisamment importante pour ne pas râter des évolutions significatives du vecteur d'entrée <u>E</u>
 - La fréquence de H doit être inférieure à celle du bloc F afin d'échantillonner y
 que lorsqu'il a atteint un état stable
 - la vitesse de réaction du système est donc plus lente

> Exemple : mise en œuvre par bascules D






- Utilisation de circuits logiques programmables : EEPROM
 - > Architecture
 - 4 bits adresse/5 bits mémoire



> 1er Principe



- · Aléas sur les entrées
 - Mise en œuvre synchrone seulement
- Taille mémoire

Mot Adresse	E1 Ep	Y1Yn
Mot Mémoire	Y1Yn	S1Sm


$$2^{n+p} \times (n+m)$$




La mémoire croît exponentiellement avec le nombre d'entrées


Méthode


- Coder
- Faire le plan mémoire
- Éventuellement, ajouter une combinatoire sur les sorties
- > Exemple Perceuse (mise en œuvre synchrone d'un mode fondamental)





110	t Achene	II Tet.	men	ne
Y, V2	PABCD Stout	4.42	Mont	Dead
00	-0	00	i	ပ
00	-10	0 0	0	<u>ပ</u>
00	-11	.1 1	Ø	<u>ص</u> َ
01		0	ı	0
01	0	10	F.	0
10	0-	1 0	0	1
10		00	0	1
K t	0	1 1	0	1
8.1	01	10	O	1
11	11	0 1	O. 1	






Adune	vi	По	+ 17	<u>emoire</u>		
Y, Y2, Y3	Yu	Y12,	413	Y21 Y22 Y23	Nont	Desc
000	0	0	0	001	O	0
001	0	Ø	1	0 , 0	0	ı
010	ı	O	0	011	0	0
011	1	0	0	011	ı	O
100	l.	0	0	101	D	.1
101	1	0	ŧ	000	ı	0

> 2ème principe de mise en œuvre


• Objectif : rendre la taille mémoire indépendante du nombre d'entrées

• Hypothèse:



X

Architecture



Méthode

- Modifier le graphe
- Coder les états
- Coder les événements (multiplexeur)
- Faire le plan mémoire
- Éventuellement, ajouter une combinatoire sur les sorties

- Taille mémoire
 - Adresse : Y1...Yn
 - Mot mémoire: Ys₁₁...Ys_{1n}|Ys₂₁...Ys_{2n}|S


 $(2n+m)\times 2^n$


Retour à l'exemple


☐ Utilisation de circuits logiques programmables : PLA (Programmable

Logic Array)

- > Architecture
 - Matrice ET programmable
 - Macrocellules
 - Technologie "Fuse"
- ➤ Langage (PLDShell)
- > Simulation
- Description
 - des équations
 - du graphe








> Exemple Perceuse

```
CHIP Perceuse PLD22V10
; Définition des entrées
PIN 1 H
PIN 2 Start
PIN 3 A
PIN 4 B
PIN 5 C
PIN 6 D
PIN 7 INIT
; Définition des sorties
PIN 22 Desc
PIN 21 Mont
; Définition des sorties rebouclées
PIN 20 Y1
PIN 19 Y2
```




EQUATIONS

```
; Description des excitations des bascules D
Y1.D:= A*Start*/Y1*/Y2 + /B*/Y1*Y2 + Y1*Y2*/(C*P) + Y1*/Y2*/D
Y1.CLKF=H
Y1.RSTF=INIT

Y2.D:= A*Start*/Y1*/Y2 + B*/Y1*Y2 + Y1*Y2*(/C+P)
Y2.CLKF=H
Y2.RSTF=INIT

; Description des sorties
Desc= Y1*/INIT
Mont=(/Y1*(Y2+/A))*/INIT
SIMULATION
; Description d'un scénario d'évolution des entrées (A,B,C,D,Start,Init)
```


- ☐ Utilisation de circuits logiques programmables : les CPLD (Complex Programmable Logical Device) et FPGA (Field Programmable Gate Array)
 - Architecture d'un CPLD
 - Difficulté de créer des PLD possédant beaucoup d'entrées
 - Effet Capacitif + courant de fuite
 - Un PLD comportant 128 entrées occuperait 64 fois plus de surface qu'un PLD à 16 entrées
 - Idée: Intégrer plusieurs PLDs




84

Architecture d'un FPGA

- Un constructeur origine : Xilinx
- Même idée que les CPLD mais le nombre de PLD intégré est beaucoup plus grand (plusieurs milliers contre gques dizaines dans 1 CPLD)
- Le PLD de base (Logic Block) est plus simple (~1-2 macrocells)
- Plusieurs "Switch Matrix" et 'I/O block" => Flexibilité
- Technologie "Fuse" ou "SRAM"
- Pb Routage!



- □ V.4.5.2. Un outil de synthèse : VHDL (VHSIC Hardware Desciption Language)
 - > 1987 : norme IEEE



> Instructions concurrentes

Réalisation combinatoire



Les affectations se font en parallèle

- Instructions séquentielles
 - Notion de PROCESS

Réalisation Synchrone




Les affectations se font en séquence et ne sont répercutées en sortie qu'à la fin du process (horloge)

```
Architecture Data_Flow of adder is
Signal Z : Std_Logic;
Begin
Z <= X xor Y;
S <= Z xor Cin
Cout <= (X and Y) or (Z and Cin);
End Data_Flow;</pre>
```

```
Architecture Comportementale of adder is
variable n: integer;
constant s_vector: Std_Logic _vector(0 to
3)="0101"
constant c_vector: Std_Logic_vector(0 to 3)="0011"
Begin Process(X,Y,Cin) -- Liste de sensibilite
N:=0;
if X='1' then N:=N+1; end if;
if Y='1' then N:=N+1; end if;
if Cin='1' then N:=N+1; end if;
S <= s_vector(N);
Cout <= c_vector(N);
End Process;
End Comportementale;</pre>
```

> Mise en oeuvre asynchrone de machine à états en VHDL

Minimisation du nombre de VI




```
Entity CommandePerceuse is
Port
(Start, A, B, C, D, P, Init : In Std_Logic;
Mont,Desc : Out Std_Logic);
End CommandePerceuse;
```

```
Architecture MEF_Asynchrone_MinVI of CommandePerceuse is
-- Déclaration des VI
Signal Y1,Y2,Y3 : std_logic;

Begin
-- Description des Blocs F et M
Y1 <= ((Y1 and Y3) or (C and P and not Y2 and Y3)) and not init;
Y2 <= ((Y2 and Y3) or (Y1 and Y3) or (Y1 and Y2) or (V and not P and Y3)) and not init;
Y3 <= ((not Y2 and Y3) or (B and Y1 and Y3) or (A and Start and not Y2)) and not init;
-- Description du Bloc G
Desc <= ((not Y1 and Y3) or (not Y1 and Y2)) and not init;
Mont <= ((Y1 and Y3) or (not A and not Y1 and not Y2 and not Y3)) and not init;
End MEF_Asynchrone_MinVI;</pre>
```

> Mise en oeuvre synchrone de machine à états en VHDL

Minimisation du nombre de VI



```
Entity CommandePerceuse is
Port
(Start, A, B, C, D, P, Init : In std_logic;
Mont,Desc : Out std_logic;
-- Et en plus pour le cas synchrone :
H : In std_logic);
End CommandePerceuse;
```

```
Architecture MEF Synchrone MinVI of CommandePerceuse is
Signal Y1Present, Y2Present, Y1Suivant, Y2Suivant : Std Logic;
Begin
-- Description du Bloc F
Y1Suivant <= ...;
Y2Suivant <= ...;
-- Description du bloc M
Process (H, Init)
Begin
If (Init='1') then
 Y1Present <= '0'; -- Valeur correspondant à l'état initial
 Y2Present <= '0'; -- Valeur correspondant à l'état initial
ElsIf (H'event and H='1') -- Déclenchement sur front montant
 Y1Present <= Y1Suivant;
 Y2Present <= Y2Suivant;
End If:
End Process;
-- Description du Bloc G
Desc <= ((not Y1 and Y3) or (not Y1 and Y2)) and not init;
Mont <= ((Y1 and Y3) or (not A and not Y1 and not Y2 and not Y3)) and not init;
End MEF Synchrone MinVI;
```


Mise en œuvre synchrone abstraite de machine à états en VHDL

```
Architecture MEF Synchrone Haut Niveau of CommandePerceuse
is
-- Déclaration des états
Type Etat is (Etat1, Etat2, Etat3, Etat4);
Signal EtatPresent, EtatSuivant : Etat;
Begin
-- Description du Bloc F
Process (A, B, C, D, Start)
Begin
Case EtatPresent is
  When Etat1 =>
   If ((A='1') and (Start='1')) then EtatSuivant <= Etat2;</pre>
   else EtatSuivant <= EtatPresent;</pre>
   End If:
  When Etat2 =>
   If ((C='1') and (P='1') then EtatSuivant <= Etat3;</pre>
   Elsif ((C='1') and (P='0') then EtatSuivant <= Etat4;</pre>
   else EtatSuivant <= EtatPresent;</pre>
   End If:
   When others => EtatSuivant <= EtatPresent;
End Case;
End Process:
```


```
-- Description du bloc M
Process (H, Init)
Begin
If (Init='1') then
  EtatPresent <= Etat1: -- état initial</pre>
ElsIf (H'event and H='1') -- front montant
  EtatPresent <= EtatSuivant;</pre>
End If:
End Process;
-- Description du Bloc G
With EtatPresent select
  Mont <= (not A) and (not init) when Etat1,
           not Init when Etat3,
           0 when others:
With EtatPresent select
  Desc<= (not init) when Etat2 | Etat4,
           0 when others:
End MEF Synchrone Haut Niveau;
```

Principe et chronogrammes d'exécution

- Cycle Programme
 - Lecture Entrées (LE)
 - Calcul des états suivants (EXEC)
 - Calcul des sorties (S)
- API + Microcontrôleurs + PC (avec periph. E/S)




➤ Mise en œuvre synchrone



Les entrées doivent avoir la même valeur durant la totalité du cycle programme => elles sont échantillonnées

> Mise en œuvre asynchrone



Si la commutation de toutes les VI a lieu à la fin du bloc EXEC alors la mise en œuvre est synchrone...

➤ Exemple – Malaxeur avec arrêt d'urgence


Mise en œuvre synchrone - 1 parmi n (langage C - PC)

```
int Etat, Etat Suivant;
int AU, AU Suivant, F, F Suivant;
                                                      Else if(F==0 && F Suivant==1) // Front montant
int D,G;
int main(void)
                                                               F=F Suivant;
                                                               switch (Etat)
  Etat=Etat Suivant=0;
  AU=F=0:
                                                                    case 0: Etat Suivant=2;break;
                                                                    case 2: Etat Suivant=4;break;
  while (1)
                                                                    case 4: Etat Suivant=6;break;
    /* Lecture de AU Suivant et F Suivant sur le periph
                                                                    case 6: Etat Suivant=0;break;
      d'entrée */
                                                                    default: Etat Suivant=Etat;break;
    if(AU==0 && AU Suivant==1) // Front montant
                                                        else if (F==1 && F Suivant==0) // Front descendant
      AU=AU Suivant;
                                                             F=F Suivant;
      switch (Etat)
                                                        Etat=Etat Suivant:
                                                         /* Calcul des sorties */
          case 0: Etat Suivant=1;break;
                                                        G = (Etat == 0) | | (Etat == 2);
          case 1: Etat Suivant=0;break;
                                                        D = (Etat = 4) | | (Etat = 6);
          case 2: Etat Suivant=3;break;
                                                        /* Activation des sorties sur le periph de sortie */
          case 3: Etat Suivant=2;break;
          case 4: Etat Suivant=5;break;
          case 5: Etat Suivant=4;break;
                                                      return 1;
          case 6: Etat Suivant=7;break;
          case 7: Etat Suivant=6;break;
          default: Etat Suivant=Etat;break;
    else if (AU==1 && AU Suivant==0) // Front descendant
      AU=AU Suivant;
```

Mise en œuvre asynchrone - Minimisation du nb de VI (langage C - PC)


```
int Y1, Y2, Y3;
int P, Start, A, B, C, D;
int Mont, Desc;
int main(void)
  Y1=Y2=Y3=0;
  while(1)
    /* Lecture de P, Start, A, B, C, D sur le periph
      d'entrée */
   /* Calcul de l'état suivant */
   Y1= Y1 && Y3 || C && P && !Y2 && Y3;
   Y2= Y2 && Y3 || Y1 && Y3 || Y1 && Y2 || C && !P && Y3;
   Y3= !Y2 && Y3 || B && Y1 && Y3 || A && Start && !Y2;
   /* Mise à jour des sorties vers le periph de sortie */
   Mont = !Y1 && !Y2 && !Y3 && !A || Y1 && Y3;
   Desc = !Y1 && Y3 || !Y1 && Y2 || Y2 && !Y3;
return 1;
```

Il est plus prudent, pour éviter d'avoir à se préoccuper du problème des courses critiques, de distinguer les variables Yi et Yi_suivant et de faire une mise en œuvre "synchrone" (l'horloge serait ici implicite ≡ Cycle programme)



Mise en œuvre synchrone - Minimisation du nb de VI (langage C - PC)

```
int y1, Y1, y2, Y2, y3, Y3;
int P, Start, A, B, C, D;
int Mont, Desc;
int main(void)
  Y1=Y2=Y3=0;
 while(1)
    /* Lecture de P, Start, A, B, C, D sur le periph
      d'entrée */
   /* Calcul de l'état suivant */
   y1= Y1 && Y3 || C && P && !Y2 && Y3;
   y2= Y2 && Y3 || Y1 && Y3 || Y1 && Y2 || C && !P && Y3;
   y3= !Y2 && Y3 || B && Y1 && Y3 || A && Start && !Y2;
   /* Commutation simultanée des VI */
   Y1=y1; Y2=y2; Y3=y3;
   /* Mise à jour des sorties vers le periph de sortie */
   Mont = !Y1 && !Y2 && !Y3 && !A || Y1 && Y3;
   Desc = !Y1 && Y3 || !Y1 && Y2 || Y2 && !Y3;
return 1;
```



Mise en œuvre synchrone – Mise en œuvre directe de la MEF

```
int Etat p, Etat s;
                                                              Mont = \overline{A}
                                                                         A.Start
int P,Start,A,B,C,D;
                                                             q1
int Mont, Desc;
                                                                         C.\overline{P}
int main(void)
                                                               D
                                                                           \overline{B}
  Etat p=1;
 while(1)
                                                            Desc '
    /* Lecture de P, Start, A, B, C, D sur le periph d'entrée */
   /* Calcul de l'état suivant */
   switch(Etat p) {
       case 1: if (A && Start) Etat s=2;
                else Etat s=Etat p; break;
       case 2: if (C && !P) Etat s=4;
                else if (C && P) Etat s=3;
                else Etat s=Etat p; break;
       case 3: if(!B) Etat s=4;
                else Etat s=Etat p; break;
       case 4: if (D) Etat s=1;
                else Etat s=Etat p; break;
       default: Etat s=Etat p;}
   /* Commutation de l'état*/
   Etat p=Etat s;
   /* Mise à jour des sorties vers le periph de sortie */
   Mont = (Etat p==1) && !A || Etat p==3;
   Desc = (Etat p==2) | (Etat p==4); }
return 1;
```



Desc

C.P

Mont

01 >