BAGSENSE — RINGKASAN STATUS UNTUK SUPERVISOR

BICS 4321 FYP1 · mesyuarat Rabu 4 Nov 2026, 09:00 · Ahmad Adam Hakimi (2418711) + Amru Hazem (2419467)

Semua bukti di bawah ialah fail yang ada dalam D:\FYP pada 4 Nov 2026, 07:15. Yang tiada fail ditulis "tiada bukti dalam fail" — bukan anggaran.

1. PROGRESS

Minggu 5 (26 Okt – 1 Nov) — siap, ada fail:

- **Proposal dikemas —** 02_Proposal/..._CORRECTED.docx/.pdf (commit 29 Okt 12:35): 4 objectives, jalur 919–923 MHz, kategori AI → IoT/Embedded.
- **Design pack —** BagSense_Design_Pack_W5.docx/.pdf + figures/fig1–fig4: architecture, sequence zip→scan→status, wireframe app/E-paper, storyboard.
- **Storyboard v2 —** BagSense_Storyboard_v2_detailed.docx/.pdf + frame_01..18: 18 frame, 14 requirement (R1–R14), jadual traceability.
- **Market study —** Commercial_Comparison.xlsx (3 produk: AirTag, Impinj R420, BAGTAG Flex; 12 atribut; 9 sumber bertarikh; harga RM, FX 28 Okt) + semakan dakwaan kos + 8 slaid.
- **Reka bentuk hardware v10 —** hardware_design_v1/ (commit 1 Nov 14:08): blueprint berdimensi, wiring diagram, layout berlabel, 7 render (iso, depan, sisi, atas, keratan, wireframe), helaian 4 panel; sumber bagsense_model_v10.blend + skrip boleh jana semula.
- **Senarai beli v1 —** 2026-11-01_senarai_beli_komponen_v1.md (commit 1 Nov 15:29): 13 item, pautan, harga, dan status setiap halaman — disahkan sendiri / tak dapat dibuka.
- **Asas rujukan —** References_IoT.md: 18 kertas, semua DOI disahkan Crossref, dipetakan ke bab; IoT_Glossary.md (32 istilah); IoT_Learning_Roadmap.md (38 jam).

Minggu 6 (2–8 Nov, minggu ini) — Week06/Output/ kosong, 0 fail. Belum ada kerja bermula.

2. TERSANGKAT

- **Komponen belum diorder.** Tiada resit/screenshot pesanan dalam fail; gate W5 sendiri minta "order placed (screenshot kept)". Lead time 2–3 minggu — ini satu-satunya benda yang tak boleh dipercepatkan, dan ia menyekat gate W7 (1 tag dibaca).
- **Beg belum diukur.** hardware_design_v1/README.md tulis semua dimensi ialah ANDAIAN (320×160×460 mm luar, cavity 300×140×450 mm). Tiada fail ukuran atau gambar pembaris. Blueprint dan model 3D bergantung pada nombor ini.
- **Proposal masih 4 objectives, SV minta 3.** Fail _CORRECTED bertarikh 29 Okt, belum ada _v2.
- **Tiada bab laporan sama sekali.** Semua Week*/Report/ kosong (0 fail). README W5 sebut "Chapter 1 final; Chapter 2 draft" — failnya tiada, jadi tiada bukti dalam fail.
- **Tiada kod firmware atau app.** Tiada .ino/.cpp/.dart/platformio.ini di mana-mana dalam projek. Gate W5 (e-paper papar teks, BLE diuji) dan fokus W6 (UART stub, Hall ISR, e-paper task, BLE GATT, Flutter, enclosure v0) — 0 item.
- **Market study v2 belum dibuat.** xlsx masih versi 29 Okt; lajur "apa reka bentuk produk ni ajar BagSense" dan pengesahan semula harga belum ada.
- **Kompilasi ke template IIUM belum bermula.** Fail di root "BICS 4321_FYP1 Progress Report Template (1).docx" ialah salinan template yang belum berubah (md5 sama) — belum ada laporan terkumpul.
- **Akses printer 3D belum disahkan.** Tiada bukti slot printer, filament, atau test-fit.

Nota jujur: Design Pack W5 menulis "the parts are on order", sedangkan tiada bukti pesanan dalam fail. Ayat itu akan dibetulkan supaya dokumen tidak bercanggah dengan status sebenar.

3. TIGA SOALAN UNTUK DR

S1. Kami ada satu port antena sahaja, loop near-field di dalam cavity fabrik. Faktor mana yang patut kami cirikan dahulu — shadowing tag-ke-tag (tag saling menyekat isyarat) atau detuning akibat badan pengguna dan liner perisai? Kami hanya mampu uji satu susunan antena, jadi susunan ujiannya bergantung pada jawapan ini.

S2. Ujian confinement pada 0.5 m dan 1.0 m: apa yang dikira gagal — satu bacaan tag luar sudah cukup untuk dikira bocor, atau kami laporkan sebagai kadar (bilangan bacaan / 100 cubaan)? Definisi ini menentukan sama ada angka confinement kami boleh dipertahankan sebagai keputusan, bukan sekadar cerapan.

S3. Untuk tuntutan 5 hari: cukupkah kami terbitkan hari = kapasiti ÷ (arus purata × 24) daripada ukuran µA masa deep sleep dan mA masa scan, dengan andaian bilangan event sehari? Atau Dr mahu ujian discharge sebenar bermalam, yang akan makan 5 hari kalendar dalam minggu 10–11?

4. DUA KEPUTUSAN YANG SAYA MINTA DR SAHKAN

K1. Modul mana yang membawa bukti bacaan tag dalam FYP1?

Cadangan default: modul 2 (hardware) termasuk bring-up reader — satu tag dibaca di udara terbuka, 100 cubaan, log ke CSV. Recall dalam cavity kekal FYP2. Sebab: tanpa satu bacaan pun, FYP1 tiada angka yang diukur dan modul "hardware" jadi dakwaan, bukan hasil.

K2. "Hardware design fully" — dokumen sahaja, atau perlu enclosure bercetak dan test-fit dalam FYP1?

Cadangan default: dokumen sahaja (blueprint berdimensi + 3D + BOM + wiring diagram). Cetakan dan test-fit jatuh ke W7/W7B selepas komponen tiba — mencetak sebelum komponen ada bermakna mengikut angka seller, bukan saiz PCB sebenar. Kami akan nyatakan tarikh itu dengan jujur dalam laporan.

Disediakan 4 Nov 2026, 07:15 · satu halaman · setiap fail di atas boleh dibuka dalam D:\FYP