
SSP Lab1

| SSP Grupa: | Data: | Punkty: |
|------------------|--------|---------|
| Imię i Nazwisko: | Login: | |
| Współpracownik: | Login: | |

Projekt układu do szeregowej komunikacji synchronicznej Etap 1 i 2

- 1. Warstwa fizyczna komunikacji (OSI: physical layer)
 - 1.1. DL linia danych.
 - 1.2. CL linia zegara.
 - 1.3. Sygnały DL i CL tworzą jednokierunkowy (TX->RX) link komunikacyjny.
 - 1.4. Poszczególne bity danych DL są przesyłane na kolejnych zboczach narastających sygnału zegara CL (*rising_edge*).
 - 1.5. Brak sygnału zegara wstrzymuje komunikację (*low power mode*).



- 2. Warstwa danych komunikacji (OSI: data layer)
 - 2.1. Dane przesyłane są w ramkach po bitów.
 - 2.2. Bity danych (D) przesyłane są w kolejności: MSB->LSB / LSB->MSB
 - 2.3. Ramkę danych rozpoczyna bit startu (SB) o wartości
 - 2.4. Ramkę danych kończy bit stopu (EB) o wartości
 - 2.5. Poszczególne ramki danych rozdziela co najmniej bitów stopu.
 - 2.6. Zwieńczeniem danych jest bit parzystości (PB).
 - 2.7. Bit parzystości dopełnia do parzystości liczbę zer / jedynek.

