

DAY-57 #100DAYSOFRTL

Aim:- Implementation of Up and Down Counter using Verilog.

RTL CODE:-

OUTPUT:-

Up Count

```
Time resolution is 1 ps
clk=1,rst=0,en=1,udbar=1,cnt= 1
clk=1,rst=0,en=1,udbar=1,cnt= 2
clk=1,rst=0,en=1,udbar=1,cnt= 3
clk=1,rst=0,en=1,udbar=1,cnt= 4
clk=1,rst=0,en=1,udbar=1,cnt= 5
clk=1,rst=0,en=1,udbar=1,cnt= 6
clk=1,rst=0,en=1,udbar=1,cnt= 7
clk=1,rst=0,en=1,udbar=1,cnt= 8
clk=1,rst=0,en=1,udbar=1,cnt= 9
clk=1,rst=0,en=1,udbar=1,cnt=10
clk=1, rst=0, en=1, udbar=1, cnt=11
clk=1,rst=0,en=1,udbar=1,cnt=12
clk=1, rst=0, en=1, udbar=1, cnt=13
clk=1, rst=0, en=1, udbar=1, cnt=14
clk=1,rst=0,en=1,udbar=1,cnt=15
```

Down Count

```
clk=1,rst=0,en=1,udbar=1,cnt= 0
clk=1,rst=0,en=1,udbar=0,cnt=15
clk=1, rst=0, en=1, udbar=0, cnt=14
clk=1, rst=0, en=1, udbar=0, cnt=13
clk=1, rst=0, en=1, udbar=0, cnt=12
clk=1, rst=0, en=1, udbar=0, cnt=11
clk=1,rst=0,en=1,udbar=0,cnt=10
clk=1, rst=0, en=1, udbar=0, cnt= 9
clk=1,rst=0,en=1,udbar=0,cnt= 8
clk=1,rst=0,en=1,udbar=0,cnt= 7
clk=1,rst=0,en=1,udbar=0,cnt= 6
clk=1,rst=0,en=1,udbar=0,cnt= 5
clk=1,rst=0,en=1,udbar=0,cnt= 4
clk=1,rst=0,en=1,udbar=0,cnt= 3
clk=1,rst=0,en=1,udbar=0,cnt= 2
clk=1,rst=0,en=1,udbar=0,cnt= 1
clk=1,rst=0,en=1,udbar=0,cnt= 0
```

TESTBENCH:-

```
module Day 57 tb();
   reg clk, rst, en, udbar;
   wire [3:0] cnt;
   Day_57 uut(clk,rst,en,udbar,cnt);
O always #5 clk=~clk;
O |initial clk=0;
   initial begin
O rst=1; #10;
    //$display("clk=%d,rst=%d,cnt=%d",clk,rst,cnt);
O |for(integer i=0; i<16; i=i+1) begin
O |rst=0;
   //#10;
O en=1;
   ://#10:
O udbar=1;
O #10;
O |$display("clk=%d,rst=%d,en=%d,udbar=%d,cnt=%d",clk,rst,en,udbar,cnt);
   end
O for(integer i=0; i<16; i=i+1) begin
O |rst=0;
   //#10;
O len=1;
   //#10;
O udbar=0;
O ¦#10;
O $\display("clk=\d,rst=\d,en=\d,udbar=\d,cnt=\d",clk,rst,en,udbar,cnt);
   end
   end
   initial begin
O #600;

$finish();
   end!
   endmodule
```

WAVEFORMS:-



SCHEMATIC:-



