**TÓM TẮT LÝ THUYẾT KIẾN TRÚC MÁY TÍNH**

1. **CHƯƠNG 1: Tổng quan máy tính**

* 4 thành phần cơ bản của máy tính:

+ CPU: bộ xử lý trung tâm điều khiển hoạt động của máy tính và các chức năng xử lý dữ liệu

+ Bộ nhớ chính (Memory): lưu trữ dữ liệu

+ I/O: thiết bị vào ra, giao tiếp giữa máy và người dùng

+ Hệ thống bus: truyền thông tin giữa 3 thành phần trên

* 4 chức năng cơ bản của máy tính:

**Lưu trữ, xử lý, vận chuyển, điều khiển**

* Tổng quan chương trình học:

A white paper with black text

Description automatically generated

1. **CHƯƠNG 2: Lịch sử phát triển máy tính**

* 6 thế hệ:

1. Ống chân không:

- ENIAC: máy tính đầu tiên trên thế giới

- EDVAC: máy tính thế hệ 2, chương trình lưu trữ là các lệnh

- IAS: nền tảng máy tính hiện đại

1. Transistor: Vật liệu bán dẫn
2. Vi mạch ( IC ): GATE (true/false) + memory CELL (0,1)
3. Mạch tích hợp cỡ lớn
4. Mạch tích hợp cỡ rất lớn
5. Mạch tích hợp cỡ cực lớn

* Luật Moore: số lượng transistor trên chip tăng lên gấp đôi sau mỗi 18 tháng

1. **CHƯƠNG 3: MAR, MBR, BUS**

* Kiến trúc Voneuman (cho máy tính hiện đại):

+ Dữ liệu và lệnh lưu trữ trên bộ nhớ RAM

+ Nội dung của bộ nhớ: định vị theo địa chỉ.

+ Các lệnh thực hiện tuần tự.

* Các thanh ghi:

A white background with multicolored text

Description automatically generated

* Hoạt động của máy tính:

+ Lặp đi lặp lại việc truy xuất và thực thi lệnh

+ Chu kì truy xuất:

* Lấy lệnh từ bộ nhớ vào trong vi xử lý (CPU)
* Các thành phần tham gia: PC,IR

+ Chu kì thực thi: CPU giải mã và thực thi các lệnh

* Xử lý ngắt:

A white background with black text

Description automatically generated

* **Cấu trúc BUS:**
  + 1. Bus dữ liệu:

+ độ rộng bus = số lượng đường

+ Quyết định hiệu suất hệ thống

* + 1. Bus địa chỉ:

+ Xác định dung lượng nhớ tối đa của hệ thống

+ n đường (mỗi đường coi là 1 bit) 🡪 n (bit) 🡪 2n ngăn nhớ

1 ngăn nhớ x bit 🡺 dung lượng tối đa = x . 2^n (bit) = không gian địa chỉ bộ nhớ

* + 1. Bus điều khiển:

Điều khiển 2 bus phía trên

* Chu kì bus: khoảng thời gian thực hiện 1 thao tác đọc ghi/ dữ liệu
* Kí hiệu “n” (dùng cho các bài tập): tổng số bit (độ rộng) của bus địa chỉ

# **CHƯƠNG 4: BỘ NHỚ CACHE:**

* Đổi đơn vị bit, byte, KB:

**1 B (byte) = 8 bit (b)**

**1 KB (kilobyte) = 1024 = 210 (B)**

**1 MB = 1024 KB = 220 B**

**1 GB = 1024 MB = 230 B**

* Phân loại bộ nhớ:

A piece of paper with writing on it

Description automatically generated

* Hiệu năng của cache:

+ Thời gian truy cập (độ trễ)

+ Chu kì bộ nhớ

+ Tốc độ truyền tải

* Tổ chức bộ nhớ cache (công thức)

**M =**

* **Kích thước bộ nhớ cache = M x k = 2^n**
* Ánh xạ bộ nhớ: ghi 1 khối trên Ram vào 1 đường trên cache

1. Ánh xạ trực tiếp:

+ 1 khối 🡪 1 đường duy nhất

+ Khối Bj ánh xạ Li 🡪 **i = j % m**

+ Tổ chức ax trực tiếp:

Word (w bit): xác định 1 word trong block

Line (r bit): xác định block đó được ánh xạ vào line thứ mấy trong cache

Tag (s bit): xác định blog nào đang được ánh xạ vào line đó

+ Công thức chia địa chỉ bộ nhớ:

**Kích thước line = kích thước khối = số từ trong khối = k**

**s = t + r (s: số bit địa chỉ khối = số bit tag + số bit line)**

**n = s + w (n: độ dài địa chỉ bộ nhớ)**

**Tag (t bit) = n – r – w**

**Line (r bit) = log2(m)**

**Tổng số line (m) = dung lượng cache / kích thước line (k)**

**Word (w bit) = log2(k) (k: kích thước line)**

1. Ánh xạ kết hợp:

+ Một khối được nạp vào bất kì đường nào

+ Địa chỉ từ: Chỉ gồm 2 trường tag và word

+ Tag(t bit) = n – w (bit)

+ Word (w bit) = log2(k)

1. Ánh xạ tập kết hợp:

+ Một khối được ánh xạ vào 1 tập bất kì và nạp vào bất kì đường nào trong tập đó

+ Tổ chức cache:

**v = m / K**

+ Bj ánh xạ vào tập Si: **i = j % v**

+ Địa chỉ từ: 3 trường:

**Tag (t bit) = n – d – v**

**Set ( d bit) = log2(v)**

**Word (w bit) = log2(k) (k: kích thước 1 line = số từ nhớ trong 1 line)**

* Thuật toán thay thế:

+ Cache đầy 🡪 xóa khối có sẵn, thay bằng khối mới

+ Thuật toán thay thế: xác định khối bị xóa

+ Ánh xạ trực tiếp không cần thuật toán thay thế

1. **CHƯƠNG 5: Bộ nhớ trong:**

## Bộ nhớ trong = bộ nhớ chính (RAM/ROM) + Cache

## # RAM: bộ nhớ đọc ghi, điện động (mất điện mất dữ liệu), khả biến

* DRAM: Ram động, điện tích bị rò rỉ 🡪 cần mạch làm tươi
* SRAM: Ram tĩnh, công nghệ điện tử số
* Công nghệ sử dụng sản xuất:

+ cache 🡪 SRAM

+ Bộ nhớ trong 🡪 DRAM

## # ROM:

* ROM: bộ nhớ chỉ đọc, điện tĩnh (mất điện còn dữ liệu), bất khả biến
* Phân loại: 4 loại

+ PROM: Rom lập trình được, ghi được 1 lần

+ EPROM: xóa được bằng tia cực tím

+ EEPROM: Prom xóa được bằng điện

+ Flash memorry: trung gian giữa EPROM và EEPROM, tốc độ xóa nhanh bằng 1 cái chớp (flash)

* **Tổ chức chip bộ nhớ:**

+ Các đường địa chỉ A (Address) : nối với bus địa chỉ

+ Các đường dữ liệu D (Data) : nối với bus dữ liệu

+ Chân chọn chip CS (Chip Select)

+ Chân điều khiển đọc OE (Output Enable)

+ Chân điều khiển ghi (WE) (Write Enable)

* Số lượng chân dữ liệu 🡪 kích thước 1 ngăn nhớ
* Cơ chế sửa lỗi:

+ Lỗi cứng (vĩnh viễn): do môi trường/ sản xuất/ hao mòn dần

+ Lỗi mềm: do nguồn điện / phóng xạ

* Số lượng bit sửa lỗi (k)

A table with numbers and a few words

Description automatically generated with medium confidence

* + - * **Số lượng bit sửa lỗi SEC = log2(n) + 1**

**SEC-DEC = SEC + 1**

(n: số bit dữ liệu)

* Phân biệt các loại DRAM:

+ DRAM truyền thống: truyền không đồng bộ

+ SDRAM: truyền đồng bộ, cho phép truyền nhóm, 1 chu kì truyền 1 từ

+ DDR – SDRAM: truyên đồng bộ, cho phép truyền nhóm, 1 chu kì truyền 2 từ.

* Bài tập sửa lỗi Hamming SEC:

(SEC-DED làm tương tự, nhưng số bit check = k+1)

A black text on a white background

Description automatically generated

A paper with writing on it

Description automatically generatedA piece of paper with writing on it

Description automatically generatedA piece of paper with writing on it

Description automatically generated

1. **Chương 6: Bộ nhớ ngoài (Đĩa từ):**

* Cấu tạo đĩa:

+ Chia thành các track, ngăn cách nhau bởi inter-track gap

+ Các track chia thành các sector, ngăn cách bởi inter-sector gap

* Dung lượng đĩa = dung lượng của tất cả sector
* Khi đọc/ghi: đĩa quay quanh trục, đầu đọc ghi di chuyển vào ra theo hướng cánh tay
* Tham số hiệu năng của ổ đĩa: thời gian tìm kiếm, trễ quay, thời gian truyền
* So sánh SSD và HDD

|  |  |
| --- | --- |
| **SSD** | **HDD** |
| + Nhanh hơn  + Ít năng lượng  + Chạy êm, mát hơn  + Bền hơn  + Vật liệu bán dẫn  + Hiệu năng giảm dần do hiện tượng “phân mảnh bộ nhớ”  + Dung lượng giảm dần: do block hỏng 🡪 bad-block | + Sử dụng công nghệ từ  + Dung lượng lớn hơn  + Giá rẻ hơn |

**7. Chương 10: Tập lệnh:**

- Tập hợp các lệnh khác nhau mà máy tính xử lý được 🡪 Tập lệnh

- Các loại lệnh: 4 nhóm:

+ Xử lý dữ liệu

+ Lưu trữ dữ liệu

+ Di chuyển dữ liệu

+ Điều khiển

- Số lượng các địa chỉ:

+ Địa chỉ nhiều 🡪 lệnh dài 🡪 nhưng chương trình ngắn hơn 🡪 chạy nhanh hơn

+ Địa chỉ ít 🡪 lệnh ngắn 🡪 chương trình dài 🡪 chạy chậm hơn

- Các lệnh:

+ 3 địa chỉ:

\* kích thước lệnh dài

\* Toán hạng 1, toán hạng 2, kết quả

+ 2 địa chỉ: kết quả ghi vào 1 địa chỉ, toán hạng ở 1 địa chỉ

+ 1 địa chỉ: 1 toán hạng ngầm định là thanh ghi AC

+ 0 địa chỉ: Ngầm định 2 ngăn nhớ ở đầu stack của bộ nhớ

- Các kiểu toán hạng: 4 kiểu :

+ Các địa chỉ (C11)

+ Các số

+ Các ký tự

+ Dữ liệu logic

**8. Chương 11: Các chế độ định địa chỉ: 7 kiểu**

- Tức thì:

+ Không cần truy xuất bộ nhớ để lấy toán hạng

+ Chỉ cần truy xuất bộ nhớ 1 lần để lấy lệnh

+ Kích thước của số bị giới hạn

- Thanh ghi:

+ Không cần truy xuất bộ nhớ để lấy dữ liệu

+ chỉ cần 1 trường địa chỉ

+ Không gian địa chỉ giới hạn

- Gián tiếp

- Gián tiếp thanh ghi

- Dịch chuyển

- Ngăn xếp

**9. Chương 12: Vi xử lý**

- Truy xuất lệnh:

+ BXL: Đọc lệnh từ bộ nhớ

- Thực thi lệnh:

+ Giải mã lệnh

+ Truy xuất dữ liệu

+ Xử lý dữ liệu

+ Ghi dữ liệu

- Tổ chức lệnh:

+ ALU: tính toán số học, logic

+ CU: điều khiển


+ Các thanh ghi: lưu trữ dữ liệu tạm thời

+ Bus: kết nối 3 thành phần trên

- Tổ chức thanh ghi: 2 phần

+ 4 thanh ghi hiển thị với người dùng: Thanh ghi đa năng, dữ liệu, địa chỉ và mã điều kiện

+ 4 thanh ghi điều khiển và trạng thái:



- 3 loại xung đột: tài nguyên, dữ liệu, điều khiển(rẽ nhánh)