Sistemas de Computação

Tecnologia de memória/Memória cache

Tecnologia para Memória

Sistemas de Computação

Acesso Randômico:

- "Randômico" é bom: tempo de acesso igual para todas localidades
- DRAM: Dynamic Random Access Memory
 - Alta densidade, baixa potência, barata (1x), lenta(10x)
 - Dynamic: precisa ser "refrescada" regularmente
- SRAM: Static Random Access Memory
 - Baixa densidade, alta potência, cara (100x), rápida (1x)
 - Static: conteúdo dura "para sempre" (até ter energia)

• Tecnologia de Acesso "Não-tão-randômica":

- Tempo de acesso varia de localidade para localidade
- Exemplos: Disco, CDROM

Tecnologia para Memória

- Tecnologia de Acesso Seqüencial: tempo de acesso proporcional à localidade (ex.,Fita)
- Tecnologia de acesso randômico:
 - Memória Principal: DRAMs + Caches: SRAMs

Random-Access Memory (RAM)

Sistemas de Computação

Características principais

- Unidade básica de armazenamento é a célula (um bit por célula)
- Vários chips RAM formam uma memória

Static RAM (SRAM)

- Cada célula armazena um bit com circuito de seis transistores
- Retém valor enquanto estiver ligada
- Relativamente menos sensível a ruídos
- Mais rápida e cara que DRAM

Dynamic RAM (DRAM)


- Cada célula armazena um bit com capacitor e transistor
- Valor tem que ser atualizado cada 10-100 ms
- Sensível a ruídos
- Mais lenta e barata que SRAM

SRAM vs DRAM


	Tran. por bit	Tempo de acesso	Persistente?	Sensível?	Custo	Aplicações
SRAM	6	1X	Sim	Não	100x	memórias cache
DRAM	1	10X	Não	Sim	1X	memórias principais

Organização convencional da DRAM


- d x w DRAM:
 - dw bits organizados como d supercélulas de tamanho w bits




Lendo supercélula (2,1) da DRAM



Lendo supercélula (2,1) de DRAM



Módulos de memória



Enhanced DRAMs

- Dram aprimoradas derivam da DRAM básica
 - Fast page mode DRAM (FPM DRAM)
 - Acesso a linha com [RAS, CAS, CAS, CAS, CAS] ao invés de [(RAS,CAS), (RAS,CAS), (RAS,CAS)].
 - Extended data out DRAM (EDO DRAM)
 - FPM DRAM melhorada
 - Synchronous DRAM (SDRAM)
 - Trabalha com clock ao invés de ser assíncrona
 - Double data-rate synchronous DRAM (DDR SDRAM)
 - Melhoria da SDRAM
 - Video RAM (VRAM)
 - Semelhante à FPM DRAM
 - Dual ported (permite leituras e escritas concorrentes)


Memórias não voláteis

- DRAM e SRAM são voláteis, perdem informação quando desligadas
- Memórias não voláteis retêm valor mesmo desligadas
 - Nome genérico read-only memory (ROM), mas também podem ser modificadas
- Tipos de ROMs
 - Programmable ROM (PROM)
 - Eraseable programmable ROM (EPROM)
 - Electrically eraseable PROM (EEPROM)
 - Flash memory
- Firmware
 - Programa armazenado em uma ROM
 - Código de boot, BIOS (basic input/ouput system)
 - placas gráficas, controladores de disco

Estrutura típica de barramento conectando CPU e memória


Sistemas de Computação

• Um barramento é uma coleção de fios paralelos que carregam endereço, dados e sinais de controle



Geometria dos discos


- Um disco consiste de pratos, cada qual com duas superfícies
- Cada superfície consiste de anéis concêntricos denominados trilhas.
- Cada trilha consiste de setores separados por espaços.



Discos com múltiplos pratos

Sistemas de Computação

Trilhas alinhadas formam um cilindro




Capacidade do disco

- Capacidade: número máximo de bits que podem ser armazenados expresso em gigabytes (1 GB = 10^9)
- Fatores que determinam a capacidade
 - Densidade de gravação (bits/in): número de bits que podem ser gravados em 1 polegada de uma trilha
 - Densidade de trilha(trilhas/in): número de trilhas que podem existir em um segmento radial
 - Densidade de armazenamento (bits/in2): produto da densidade de gravação com densidade de trilha
- Disco modernos particionam as trilhas em conjuntos disjuntos denominados zonas de armazenamento
 - Cada trilha em uma zona possui o mesmo número de setores, determinado pela circunferência da trilha mais interna
 - Cada zona possui um número diferente de setores/trilha


Calculando capacidade de disco

- Capacidade = (# bytes/setor) x (méd. # setores/trilha) x (# trilhas/superfície) x (# superfícies/prato) x(# pratos/disco)
- Exemplo:
 - 512 bytes/setor
 - 300 setores/trilha (em média)
 - 20.000 trilhas/superfície
 - 2 superficies/prato
 - 5 pratos/disco
- Capacidade = 512 x 300 x 20000 x 2 x 5 = 30.720.000.000 = 30,72 GB

Operação do disco



Operação de disco com múltiplos discos



Tempo de acesso ao disco

- Tempo médio de acesso a um setor desejado:
 - Tacesso = Tmed procura + Tmed rotação + Tmed transferência
- Tempo de procura (Tmed procura)
 - Tempo para posicionar as cabeças no clindro que contém o setor desejado
 - Típico Tmed procura = 9 ms
- Latência rotacional (Tmed rotação)
 - Tempo de espera para que o primeiro bit do setor passe pela cabeça
 - Tmed rotação = 1/2 x 1/RPMs x 60 seg/1 min
- Tempo de transferência (Tmed transferência)
 - Tempo para ler os bits do setor
 - Tmed transferência = $1/RPM \times 1/(med \# setores/trilha) \times 60 segs/1 min.$

Exemplo

Sistemas de Computação

Dados:

- Velocidade de rotação= 7.200 RPM
- Tempo médio de procura = 9 ms.
- Med # setores/trilha = 400.

• Teremos:

- Tmed rotação = 1/2 x (60 segs/7200 RPM) x 1000 ms/seg = 4 ms.
- Tmed transferência = 60/7200 RPM x 1/400 segs/trilha x 1000 ms/seg = 0.02 ms
- Tacesso = 9 ms + 4 ms + 0.02 ms


Pontos importantes:

- Tempo de acesso dominado pelo tempo de procura e latência rotacional
- Tempo de acesso da SRAM é 4 ns/doubleword, DRAM por volta de 60 ns
 - Disco é aprox. 40.000 vezes mais devagar que SRAM, e 2.500 vezes mais devagar que DRAM

Blocos lógicos

- Discos modernos apresentam uma visão abstrata mais simples da geometria complexa de setores:
 - O conjunto de setores disponíveis é modelado como uma seqüência de blocos lógicos de tamanho b
- O mapeamento entre os blocos lógicos e físicos é realizado pelo hardware/firmware dos controladores de disco
- Permite que o controlador separe cilindros sobressalentes para cada zona

Barramento de E/S




Tendências de armazenamento

					Sistemas de Computação			
	métrica	1980	1985	1990	1995	2000	2000:1980	
SRAM	\$/MB	19,200	2,900	320	256	100	190	
	acesso (ns)	300	150	35	15	2	100	
		4000	100=	1000	400=		0000 1000	
	métrica	1980	1985	1990 ———	1995 ———	2000	2000:1980	
DRAM	\$/MB	8,000	880	100	30	1	8,000	
	acesso (ns)	375	200	100	70	60	6	
	tam. típico(MB)	0.064	0.256	4	16	64	1,000	
	métrica	1980	1985	1990	1995	2000	2000:1980	
Disco	\$/MB	500	100	8	0.30	0.05	10,000	
\	acesso (ms)	87	75	28	10	8	11	
	tam. típico (MB)	1	10	160	1,000	9,000	9,000	

Relógios de CPU

	1980	1985	1990	1995	2000	2000:1980
processador	8080	286	386	Pent	P-III	
freqüência (MHz)	1	6	20	150	750	750
tempo de ciclo(ns)	1,000	166	50	6	1.6	750



Princípio da localidade

- Programas tendem a reutilizar dados e instruções perto daqueles que foram utilizados recentemente
- Localidade temporal: Itens recentemente referenciados irão ser provavelmente referenciados em futuro próximo
- Localidade espacial: Itens com endereços próximos tendem a ser referenciados em instantes de tempo próximos

Sistemas de Computação

for (i = 0; i < n; i++)

sum += a[i];

sum = 0;

Exemplo de localidade

- Dados
 - Acessar elementos em série (padrão de referência passo 1): Localidade espacial
 - Referência à sum em cada iteração: Localidade temporal
- Instruções
 - Instruções executadas em seqüência: Localidade espacial
 - Passa pelo loop repetidamente: Localidade temporal

Sistemas de Computação

• Pergunta: A função abaixo tem boa localidade?

```
int sumarrayrows(int a[M][N])
{
   int i, j, sum = 0;

   for (i = 0; i < M; i++)
        for (j = 0; j < N; j++)
            sum += a[i][j];
   return sum
}</pre>
```

Sistemas de Computação

• E esta?

```
int sumarraycols(int a[M][N])
{
   int i, j, sum = 0;

   for (j = 0; j < N; j++)
        for (i = 0; i < M; i++)
            sum += a[i][j];
   return sum
}</pre>
```

Sistemas de Computação

• Pergunta: É possível trocar os loops abaixo de modo que a função acesse o array de 3 dimensões com um padrão de referência de passo 1?


```
int sumarray3d(int a[M][N][N])
{
   int i, j, k, sum = 0;

   for (i = 0; i < M; i++)
        for (j = 0; j < N; j++)
            for (k = 0; k < N; k++)
            sum += a[k][i][j];
   return sum
}</pre>
```

Hierarquia de memórias

- Algumas propriedades fundamentais e permanentes de hardware e software:
 - Tecnologias rápidas para armazenamento custam mais por byte
 - O gap entre as velocidades de CPU e memória principal está aumentando
 - Programas bem escritos tendem a ter boa localidade
- A partir destes fatores surge a idéia de organizar a memória e sistemas de armazenamento como uma hierarquia de memórias.

Exemplo de hierarquia de memórias



Caches

Sistemas de Computação


 Cache: Um dispositivo menor e mais rápido que age como uma plataforma de acesso para um subconjunto de dados de um dispositivo maior e mais lento

Idéia fundamental:


 Para cada k, o dispositivo mais rápido e menor no nível k serve com uma cache para um dispositivo maior e mais lento no nível k+1

Porque funciona ?

- Programas tendem a acessar dados no nível k mais frequentemente que no nível k+1
- Então, o armazenamento em k+1 pode ser mais lento e portanto maior e mais barato por bit
- Resultado: Uma memória que custa tão barato quanto o dispositivo mais barato, mas que fornece dados para programas em uma taxa perto do dispositivo mais rápido




Conceitos gerais de caching



- Programa precisa do objeto d, que está armazenado em algum bloco b
- Acerto de cache (hit)
 - Programa encontra b na cache nível k. E.x., bloco 14.
- Falta de cache (miss)
 - b não está no nível k, então a cache do nível k precisa pegar o bloco do nível k+1. Ex., bloco 12.
 - Se a cache do nível k está cheia, então algum bloco corrente terá que sair para dar lugar ao novo. Quem será a vítima?
 - Política de colocação: onde o novo bloco deve ir ? Ex., b mod 4
 - Política de substituição: qual bloco deve sair ? Ex., LRU


Terminologia para Hierarquia de Memória

- Acerto (hit): dado presente em algum bloco do nível mais alto (exemplo: Bloco X)
 - Taxa de acertos: a fração de acessos à memória encontrados no nível mais alto
 - Tempo de acerto: Tempo para acessar nível mais alto que consiste de:
 Tempo de acesso à memória + Tempo para determinar acerto



Terminologia para Hierarquia de Memória

- Falta (miss): dado precisa ser recuperado de um bloco localizado em um nível mais baixo (Bloco Y)
 - Taxa de faltas = 1 (Taxa de acertos)
 - Penalidade por falta: Tempo para substituir um bloco de nível mais alto +
 Tempo para enviar informação ao processador
- Tempo de acerto << Penalidade por falta (nível mais alto menor e com memória mais rápida)



Conceitos gerais de caching

Sistemas de Computação


Tipo de faltas:

- Falta compulsória
 - Ocorrem porque a cache está vazia.
- Falta por conflito
 - Ocorrem quando múltiplos objetos de dados são mapeados em um mesmo bloco no nível k
 - E.g. Suponha que bloco i seja referenciado por i mod 4 no nível k, então as referências aos blocos 0, 8, 0, 8, 0, 8, ... sempre acarretarão faltas
- Falta por capacidade
 - Ocorrem quando o número de blocos ativos da cache é maior que a capacidade da cache.

Memórias cache

Sistemas de Computação

• CPU procura por dados em L1, depois emL2 e finalmente na memória principal



Inserindo Cache L1 entre CPU e memória principal

linha 1

bloco 21

bloco 30

Sistemas de Computação

A unidade de transferência entre os registradores da CPU e a cache é um bloco de 4 bytes.

A unidade de transferência entre a cache e a memória principal é um bloco de 4 palavras(16 bytes). bloco 10

Os registradores da CPU

possuem espaço
para 4 palavras de 4 bytes

A cache L1 tem espaço para dois blocos de 4 palavras


pqrs A

wxyz


abcd

A memória principal possui espaço para vários blocos de 4 palavras

Organização geral da memória cache




Tamanho da cache: $C = B \times E \times S$ bytes



Cache mapeada diretamente


- Forma mais simples
- Caracterizada por ter uma linha por conjunto



Accesso a caches mapeadas diretamente

Sistemas de Computação


• Seleção do conjunto feita pelos bits de índice de conjunto



Accesso a caches mapeadas diretamente

Sistemas de Computação

 Encontre uma linha válida no conjunto selecionado com campo tag idêntico a bits de tag e extrai a palavra desejada



Exemplo de cache mapeada diretamente

Sistemas de Computação

t=1 s=2 b=1

M=endereço de 16 bytes, B=2 bytes/bloco, S=4 conj., E=1 linha/conj. Acessos a endereços (leituras): 0 [0000₂], 1 [0001₂], 13 [1101₂], 8 [1000₂], 0 [0000₂]

0 [0000₂] (miss)
v tag data


1 0 M[0-1]

(1)

8 [1000₂] (miss)
v tag data

1 1 M[8-9]

(4) 1 1 M[12-13]



Porque utilizar bits do meio como índice?

Sistemas de Computação

Cache de 4 linhas

00	
01	
10	
11	

Indexação por bits mais significativos

 Linhas de memória adjacentes podem ser mapeadas no mesmo lugar (mau uso da localidade espacial)

Indexação por bits do meio


 Linhas consecutivas da memória são mapeadas em linhas diferentes da cache

Mais significativos		Meio	
<u>00</u> 00		00 <u>00</u>	
0001		00 <u>01</u>	
0010		00 <u>10</u>	
0011		00 <u>11</u>	
<u>01</u> 00		01 <u>00</u>	
<u>01</u> 01		01 <u>01</u>	
<u>01</u> 10		01 <u>10</u>	
0111		01 <u>11</u>	
<u>10</u> 00		10 <u>00</u>	
1001		1001	
1010		10 <u>10</u>	
<u>10</u> 11		10 <u>11</u>	
<u>11</u> 00		1100	
<u>11</u> 01		11 <u>01</u>	
<u>11</u> 10		11 <u>10</u>	
<u>11</u> 11		$11\overline{11}$	

Caches associativas por conjunto

Sistemas de Computação


• Caracterizadas por mais de uma linha no conjunto



Acesso a caches associativas por conjuntos

Sistemas de Computação


Seleção do conjunto é igual à memória mapeada diretamente



Acesso a caches associativas por conjunto

Sistemas de Computação

 Compara o tag de cada linha válida do conjunto selecionado



Caches totalmente associativas

Sistemas de Computação

 Caracterizadas por um único conjunto conter todas as linhas

> bloco de cache valid tag valid bloco de cache tag valid bloco de cache tag valid bloco de cache tag bloco de cache valid tag valid bloco de cache tag

conj. 0:

E=C/B linhas em um único conjunto


Acesso a caches totalmente associativas

valid

Sistemas de Computação

bloco de cache

• Conjunto 0 é sempre selecionado



tag


conj. 0:



Acesso a caches totalmente associativas

Sistemas de Computação

Compara tag do endereço com campo tag da cache



Algoritmo de substituição de dados

- Consiste em determinar qual o bloco da memória cache deve ser retirado para ceder lugar a outro por ocasião de uma falta
- No mapeamento direto não há opção!
- Nos demais mapeamentos ...
 - LRU Least Recently Used
 - FIFO First In First Out
 - LFU Least Frequently Used
 - Escolha aleatória (*)

Política de escrita I

- A escrita é sempre realizada na cache pela CPU.
 Quando deve ser realizada na memória principal?
- Problema: vários processos em várias CPU ou dispositivos de E/S podem acessar um mesmo bloco na MP
 - valores diferentes para um mesmo dado!
- Políticas de escrita...
 - write through
 - write back
 - write once

Política de escrita II

Sistemas de Computação

Escrita em ambas (write through)

- Sempre que se escreve na cache, escreve-se na memória principal
- Pode haver queda no desempenho

• Escrita somente no retorno (write back)

- Escreve apenas quando o bloco é substituído: há bit de alteração
- A memória principal pode ficar desatualizada (ex: E/S via DMA)


• Escrita uma vez (write once)

- É utilizada quando há múltiplas CPUs
- A CPU que primeiro alterar o bloco autaliza-o na memória local, avisando às demais
- As demais CPUs não utilizam mais o dado da cache
- A atualização final ocorre na substituição


Caches multiníveis

Sistemas de Computação

Caches para dados e instruções separadas ou juntas



Hierarquia do Pentium



Características de código eficiente para caching

- Referências repetidas a variáveis (localidade temporal)
- Padrões de referência com passo 1 (localidade espacial)

Exemplo de desempenho de código em relação a caching

Sistemas de Computação

• Cache inicialmente vazia, palavras de 4-bytes, blocos na cache de 4 palavras

```
int sumarrayrows(int a[M][N])
{
   int i, j, sum = 0;

   for (i = 0; i < M; i++)
        for (j = 0; j < N; j++)
            sum += a[i][j];
   return sum;
}</pre>
```

Taxa de falta = 1/4 = 25%

```
int sumarraycols(int a[M][N])
{
   int i, j, sum = 0;

   for (j = 0; j < N; j++)
        for (i = 0; i < M; i++)
            sum += a[i][j];
   return sum;
}</pre>
```

Taxa de falta = 100%

Exemplo de multiplicação de matrizes

Sistemas de Computação

- Explore localidade temporal e mantenha o conj. de trabalho pequeno utilizando blocos
- Explore localidade espacial pelo tamanho do bloco

Variável sum em registrador

- Descrição:
 - Multiplique matrizes N x N
 - O(N3) operações no total
 - Acessos
 - N leituras por elemento fonte
 - N valores somados para destino

```
/* ijk */
for (i=0; i<n; i++) {
  for (j=0; j<n; j++) {
    sum = 0.0;
    for (k=0; k<n; k++)
       sum += a[i][k] * b[k][j];
    c[i][j] = sum;
}
}</pre>
```

Análise de falta em cache para multiplicação de matrizes


Sistemas de Computação

Assuma:

- Tamanho de linha = 32B (pode armazenar 4 64-bit palavras)
- Dimensão N da matriz muito grande (1/N tende a 0.0)
- Cache não tem capacidade para armazenar várias linhas

Método de análise:

Veja o padrão de acesso do loop interno



Arrays em C

- Arrays em C são alocados por linha em lugares adjacentes na memória
- Acesso a colunas em uma linha:

```
- for (i = 0; i < N; i++)
sum += a[0][i];
```

- acessa elementos sucessivos
- se tamanho de bloco (B) > 4 bytes, explora localidade espacial
 - taxa de falta compulsória = 4 bytes / B
- Acesso a linhas em uma coluna:

```
- for (i = 0; i < n; i++)
sum += a[i][0];
```


- acessa elementos distantes, não apresenta localidade espacial
 - taxa compulsória de falta = 1 (i.e. 100%)

Multiplicação de matrizes (ijk)

Sistemas de Computação

```
/* ijk */
for (i=0; i<n; i++) {
  for (j=0; j<n; j++) {
    sum = 0.0;
    for (k=0; k<n; k++)
        sum += a[i][k] * b[k][j];
    c[i][j] = sum;
}
}</pre>
```

Loop interno:



• Faltas em cada iteração do loop interno:


<u>A</u> <u>B</u> <u>C</u> 0.25 1.0 0.0

Multiplicação de matrizes (jik)

Sistemas de Computação

```
/* jik */
for (j=0; j<n; j++) {
  for (i=0; i<n; i++) {
    sum = 0.0;
    for (k=0; k<n; k++)
        sum += a[i][k] * b[k][j];
    c[i][j] = sum;
}
}</pre>
```

Loop interno:



Faltas em cada iteração do loop interno:


<u>A</u>	<u>B</u>	<u>C</u>	
0.25	1.0	0.0	

Multiplicação de matrizes (kij)

Sistemas de Computação

```
/* kij */
for (k=0; k<n; k++) {
  for (i=0; i<n; i++) {
    r = a[i][k];
  for (j=0; j<n; j++)
    c[i][j] += r * b[k][j];
}</pre>
```

Loop interno:




Faltas em cada iteração do loop interno:

<u>A</u> <u>B</u> <u>C</u> 0.0 0.25 0.25

Multiplicação de matrizes (ikj)

Sistemas de Computação

```
/* ikj */
for (i=0; i<n; i++) {
  for (k=0; k<n; k++) {
    r = a[i][k];
  for (j=0; j<n; j++)
    c[i][j] += r * b[k][j];
}</pre>
```



• Faltas em cada iteração do loop interno:


<u>A</u> <u>B</u> <u>C</u> 0.0 0.25

Multiplicação de matrizes (jki)

Sistemas de Computação

```
/* jki */
for (j=0; j<n; j++) {
  for (k=0; k<n; k++) {
    r = b[k][j];
  for (i=0; i<n; i++)
    c[i][j] += a[i][k] * r;
}</pre>
```

Loop interno:



• Faltas em cada iteração do loop interno:


<u>A</u>	<u>B</u>	<u>C</u>
1.0	0.0	1.0

Multiplicação de matrizes (kji)

Sistemas de Computação

Loop interno:

```
/* kji */
for (k=0; k<n; k++) {
  for (j=0; j<n; j++) {
    r = b[k][j];
  for (i=0; i<n; i++)
    c[i][j] += a[i][k] * r;
}</pre>
```



• Falta em cada iteração do loop interno

<u>A</u>	<u>B</u>	<u>C</u>
1.0	0.0	1.0

Multiplicação de matrizes

Sistemas de Computação

ijk (& jik):

- 2 loads, 0 stores2 loads, 1 store2 loads, 1 store
- faltas/iter = **1.25**

kij (& ikj):

- faltas/iter = **0.5** faltas/iter = **2.0**

jki (& kji):

```
for (i=0; i<n; i++) {
  for (j=0; j<n; j++) {
    sum = 0.0;
    for (k=0; k<n; k++)
       sum += a[i][k] * b[k][j];
    c[i][j] = sum;
```

```
for (k=0; k<n; k++) {
  for (i=0; i<n; i++) {
     r = a[i][k];
     for (j=0; j<n; j++)
        c[i][j] += r * b[k][j];
```

```
for (j=0; j<n; j++) {
  for (k=0; k<n; k++) {
     r = b[k][j];
     for (i=0; i<n; i++)
       c[i][j] += a[i][k] * r;
```