## Formatos instrucción ARM v4

	31 30 29 28	27 26	25	24	23	22	21	20	19 18 17 16	15 14 13 12	11 10 9 8	7	6 5 4	. 3	2 1	0
1	cond	0 0	I		opc	ode		S	Rn	Rd	mode	@ 1	<shif< td=""><td>ter_op</td><td>&gt;</td><td>Aritmetico-logicas (10)</td></shif<>	ter_op	>	Aritmetico-logicas (10)
2	cond	0 0	Ι	1	0	O	р	1	Rn	0 0 0 0	mode	@ 1	<shif< td=""><td>ter_op</td><td>&gt;</td><td>Comparacion (4)</td></shif<>	ter_op	>	Comparacion (4)
3	cond	0 0	Ι	1	1	ор	1	S	0 0 0 0	Rd	mode	@ 1	<shif< td=""><td>ter_op</td><td>&gt;</td><td>Movimiento (2)</td></shif<>	ter_op	>	Movimiento (2)
4	cond	0 1	I	Р	U	В	W	L	Rn	Rd	modo @ 2					L/S B/W(4)
5	cond	0 0	0	Р	U	I	W	L	Rn	Rd	modo @ 3	1	S H 1	mo	odo @ 3	L/S HW,SB (4)
6	cond	1 0	0	Р	U	S	W	L	Rn		modo @ 4 <	Lista	L/S multiple(2)			
7	cond	1 0	1	L			Salto(2)									
8	cond	0 0	0	0	0	0	Α	S	Rd	Rn	Rs	1	0 0 1		Rm	Mult. con sum(2)
9	cond	0 0	0	0	1	Si	Α	S	RdHi	RdLo	Rs	1	0 0 1		Rm	Mult. larga con sum(4)
10	cond	0 0	0	1	0	R	0	0	1 1 1 1	Rd	0 0 0 0	0	0 0 0	0	0 0	0 MRS
11	cond	0 0	1	1	0	R	1	0	field mask	1 1 1 1	rot immedi		8 bit i	MSR imm		
12	cond	0 0	0	1	0	R	1	0	field mask	1 1 1 1	0 0 0 0	0	0 0 0	)	Rm	MSR reg
13	cond	1 1	1	1			Software interrupt (1)									
14	cond	0 0	0	1	0	В	0	0	Rn	Rd	0 0 0 0	1	0 0 1		Rm	Swap (2)
	31 30 29 28	27 26	25	24	23	22	21	20	10 12 17 16	15 14 13 12	11 10 9 8	7	6 5 4	. 3	2 1	0

- Todas las instrucciones de 32 bits
- 4 bits de más peso para ejecución condicional (azul)
- bit S -> actualizar flags (1) o no (0) (rojo)
- bit L -> load (1), store (0) (rojo)
- Rd -> registro destino (naranja)
- Rn -> registro 1er operando (naranja)
- Rm -> registro 2º operando (naranja)
- Rs -> registro 3er operando o desplazador (shifter)(naranja)