Arquitectura de Computadores. Taller. Curso 24/25.

1. En un procesador se pretende ejecutar el siguiente segmento de código:

```
I0: lw $r4, 0( $r1 )
I1: lw $r5, 0( $r2 )
I2: add $r4, $r4, $r5
I3: sw $r4, 0( $r3 )
I4: addi $r1, $r1, 4
I5: addi $r2, $r2, 4
I6: addi $r3, $r3, 4
I7: bne $r3, $r0, i0
```

Asumimos que el procesador tiene una arquitectura segmentada de 5 etapas como la del MIPS estándar sin envío adelantado (sin *forwarding*). Además en un mismo ciclo se puede escribir en un registro y leer de él. Todas las operaciones se ejecutan en un ciclo por etapa, excepto:

- Las operaciones de carga y almacenamiento, que requieren un total de dos ciclos para la etapa de memoria (un ciclo adicional).
- Las instrucciones de salto, que requieren un ciclo adicional en la etapa de ejecución. Considerar además que estas instrucciones no cuentan con ningún tipo de predicción de saltos.

Contestar razonadamente a las siguientes cuestiones:

- a) Determinar los riesgos de datos que presenta el código e indicar cuales tienen impacto en su ejecución.
- b) Mostrar un diagrama de tiempos con las fases de ejecución de cada instrucción para una iteración del código. Indicar en un diagrama de tiempos qué paradas hay y explicar porqué se producen. Determinar el número de ciclos requeridos para ejecutar una iteración del código que no sea la primera. Considerar dos casos posibles: que la etapa ID tenga hardware para realizar la comparación de registros para bne y que no.
- c) Consideramos que el bucle se ejecuta 1000 veces. Proponer un desenrollamiento de lazos del bucle con un factor de cuatro iteraciones mostrando la ejecución en un diagrama de tiempos e indicando si hay paradas y a qué se deben. Indicar el número de ciclos por cada iteración y totales. Realizar el desenrollamientos considerando dos casos posibles: que la etapa ID tenga hardware para realizar la comparación de registros para bne y que no.
- d) Indicar la aceleración o speedup obtenido mediante el desenrollamiento.

1-

Tipo RAW (Read-After-Randing) Affection al código

IO→I2, sobre \$r4. (Iw escribe \$14 y add lee of registro; add \$14,\$14,\$15)

II -> I2, sobre \$15. (Similar al caso auterior)

I2-> I3, sobre \$14. (la sustrucción addi escribe el registro y sur lo lee para almacenar su contemido).

I6 -> I4, sobre \$73. (addi escribe y bue lee para comprobar)

Tipo WAR (Write-After-Red)

Tipo waw (write-After-Write)

IO-IZ, sobre \$14. (In escribe el registro y, luego, addi tambión)

2-																								
		1	2	3 4	5	. 6	7	8	9	10	1:	1 12	13	14	15	16	17	18	19	20	21	22		
10	IF	ID	EX	M1	M2	WB																		
l1		IF	ID	EX	- 41	M1	M2	WB																
12			IF	- #2	- #2	- 42	- ¥2	ID	EX	М	WB													
13								IF	- 743	#3	ID	EX	M1	M2	WB									
14											IF	ID	EX	- * H	М	WB								
15												IF	ID	- *5	EX	М	WB							
16													IF	- 76	ID	EX	М	WB						
17															IF	- 44	- -	ID	EX1	EX2	М	WB	Ciclos por Ite	ració
I0 Hardaware																- #8	-48	- 48	IF	ID	EX	M1	18	
I0 Normal																-	-	-	-	-	IF	ID	20	
	•															<u> </u>					7			

*1 Il no prede accedor a memora, si no terminó de bocerlo to

- *1 I2 no puede connensar a decodificarse hasta que I1 no hace WB (IO tento lo debe hacer, pero I1 es posterior a IO).
- ≉³ I3 debe esperar el WB de I2
- *IH no poede acceder a memoria si I3 no boruncó de hocerlo
- *5 Is no prede ejecutorse hasta que I' no libera la etapa de ejecución
- $_*^6$ Cauo I5 no prede avanteur a EX, permanere en ID, lo que ocasiona que I6 no prede decodificorse $_*^*$ I7 debe esperar el WB de I6
- * It debe ejecutarse para sabor su próxima instrucción. Con hardware podemos sabor qué instrucción serai la próxima cuando finaliza la decodificación, tasta ese momento no se hace noda.
- * A diferencia de caso autorior, su hardware no se sabre la próxima instrucción hasta que se ejecute la comparación en la ALU, es decir, termine de ejecutorse.

Caus se ha ducho, sin el hardware en ID, se debe ejecutor por campleto en la ALV la camparación de registros. Esto nos lleva a 20 ciclos en una iteración. Can el hardware logramos 18 ciclos. (Los ciclos de vua iteración van desde el 1º IF, hasta el ciclo auterior al 1º IF de la signiente iteración)

TO: | w \$ [4 , O (\$ r 1)]

I1: | w \$ [5 , O (\$ r 2)]

F2: | w \$ [6 , 4 (\$ r 1)]

F3: | w \$ [8 , 8 (\$ r 1)]

F5: | w \$ [8 , 8 (\$ r 1)]

F6: | w \$ [8 , 12 (\$ r 2)]

F6: | w \$ [8 , 12 (\$ r 2)]

F6: | w \$ [8 , 12 (\$ r 2)]

F6: | w \$ [8 , 12 (\$ r 2)]

F10: add \$ [10 , \$ [10 , \$ [11]]

F11: add \$ [10 , \$ [10 , \$ [11]]

F12: SW \$ [10 , 10 , \$ [11]]

F13: SW \$ [10 , 10 , \$ [11]]

F15: SW \$ [10 , 10 , \$ [11]]

F16: add; \$ [11 , \$ [11 , \$ [11]]

F16: add; \$ [12 , \$ [12 , \$ [12]]

F16: add; \$ [12 , \$ [12 , \$ [12]]

F16: add; \$ [12 , \$ [12 , \$ [12]]

F17: add; \$ [12 , \$ [12 , \$ [12]]

F18: add; \$ [13 , \$ [13] , \$ [10]]

F19: bue \$ [13 , \$ [10] \$ [10]]

Almaceurs, en parejas de 2 registros para almaceurs \$11 y \$12, las 4 theraciones (factor 4 de desemblamento) Hcts x offset de H = 16 bytes en 1 it

Se realizan correspondientes en la iteración

Se almaceran los volores tenendo en cuenta el offset

Se suma al valor dimacenado el vi de bytes procesodo en lit;

* Nota

Se le surva al valor del
registro por la forma en que
funciara lu;
lu \$14, 0(\$11) ->\$14=HEMIO+\$11]
Si le survous 4 dividor almacenado;
\$14=HEMIO+(\$11+4)]

* Tabla + explicaciones sig paqua

4-

speedup =
$$\frac{2000}{8 \pm 5}$$
; speedup = $2^{1}28$

* Nota

Se dobe touer en cuarta que descurrollamos el buche de forma que on l'escación hacemos el todogo de H; factor H de descurrollamento $\frac{33}{4} = 8^125$, $\frac{35}{7} = 8^175$

	1		2	2	Α	5	6	7		g .	9 1	0 1	1 1	2 1	3 1	4 15	. 1	6 1	7 1	8	19	20	21 2	2 .	23 2	4 2	5 26	6 2	7 21	3 29	9 30	n s	1	32	33	34 :	35 3	36	37
	IF.	ID	FX	M1	M2	WB	Ť			1	1	1	<u> </u>	1		1	1		1		10	2.0				1	1	1	1	1	1			O.E.		-			-
	<u> </u>	IE	ID	FX	- 45	M1		M2	WB	_	_	_	_	_	_	-	_		_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_
		II.	IE.	ID	-	FX			M1	M2	WB	_	_	_	_	_	+		+	+		_	_	+	_	_	+	+	_	_	_	_	+	_	_	_	_	_	_
			HIP.	ID.	-46	ID		-	LA	142	M1	M2	WB	_	_	_	_		_	_	_	_	_	_	_	+	_	+	_	_	_	_	_	_	_	_	_	_	_
			+	II.		IIU			ID	77	MI	M2	1112	M2	WB	+	_	_	+	+	_	_		+	_	+	+	+	+	_	+	+	+	_	_	_	+	_	-
			+	-	_	II-		· <u>''</u>	ID	- 55	EX	-7F	M1			+	-		-	_				-		_	_	+	_	-	-	-	+			_	_	_	_
									IF	- 25-	ID	T	EX	- *		M2	WB																						
				\perp							IF	*	ID		EX	- 5		M2	WB																				
			\perp	\perp									IF	- 300	ID	- 🧀	EX	- 25-		M2	WB																		
															IF	- #	ID	- *	EX	- *	- M	WB																	
																	IF	- *	ID	- *	- M - EX	М	WB																
)																			IF		- ID	EX	м	WB															
1						\neg															IF	ID	EX	м	WB														\neg
2			-	-		-				_	_	_	_			-				1	T	IE	ID	FY	M1	M2	WB	-				_	-	-			_	-	\neg
3			+	+		-				_	_	_	_	_	_	_			_	_	_	- "	IC.	ID	EV	- 44		M2	WB	_	_	_	_	_	_	_	_	_	_
4			+	_	_	_	_			_	_	_	_	_	_	_	_		_	_	_	_	II.	ID.	ID.	1 2	EX		M1	M2	WB	_	+	_	_	_	_	+	_
			+		_	_	-			+	+	+	_	+	+	+	_		+	_			_	IF.	ID	- 10		+ P						_		_	+	+	-
5			+	-	_	-	_			_	_	_	_	_	_	-	-	_	-	_	_	_	_	+	IF.	- *	ID		EX	- P	M1	M2	WB		_	_	_	_	_
5							\rightarrow									_								-			IF	- *	ID	- *	EX	· *	М	WB					_
7																													IF	- *	ID	- 75	EX	М	WB				
8																															IF	- 🚿	ID	EX	М	WB			
9																																	IF	ID	EX1	EX2	М	WB	Tota
n hardware																																			IF	ID	EX	М	
n hardware	1																																				IF	ID	

* Se produce un patrón repetitivo en las paradas. Supangamos que, de arriba hacia abajo, las 3 paradas son i, i+1 e i+2. Can esto podamos decir que la parada i se produce perque la instrucción autorior aún no termino can la memoria, por lo que, la instrucción con parada i, no puede autorir y se mantiane en la fase EX. Es por esto que se produce i+1, no puede ajeartorse y debe mantianerse en ID. De ignal forma, i+2 es causada debido a que la instrucción autorior no liberó la decodificación, tenándose que mantianor en IF.

Caus pudimos ver en el aportedo anterior, gracios al hardinare de la fase ID en el bue, chiorramos 2 ciclos.