

• Electrónica estado sólido.

- Teoría bandas:


Silicio: $1s^2 2s^2 2p^6$ $(3s^2 3p^2)$ 4 e^- en la banda de valencia.

Al aproximarse estas orbitales, surge orbital sp .

Si los acercamos más, el sp se divide en 2 bandas:

- Banda valencia: contiene a los e^- del enlace (caracteres completos de $8 e^-$)

- Banda conducción: disociación de la banda original.
Los e^- necesitan energía para superar el gap y pasar de la de valencia a la de conducción.



Aislante gap muy grande, conductor gap muy pequeña.

- Electrones y huecos:

- Hueco $\rightarrow$ cuando un e^- pasa a la banda de conducción, deja ausencia de carga negativa $\rightarrow$ carga positiva.
- Los e^- y huecos en la banda de valencia se desplazan a diferentes velocidades (el e^- más rápido, tiene mayor movilidad).

• Generación:

- Proceso por el cual un electrón de la capa de valencia alcanza energía para pasar a la de conducción.

- Surge de:

- Generación térmica.

- Fotogeneración.

• Recombinación:

- Proceso por el que un electrón regresa a la capa de valencia ocupando un hueco y liberando energía.

- Energía $\rightarrow$ liberada como calor y luz.

• Semiconductores:

$n \rightarrow$ concentración e^- en la capa de conducción.

$p \rightarrow$ concentración huecos en la capa de valencia.

- Intrínsecos: $n = p = n_i$ $\leftarrow$ concentración intrínseca.

- Los procesos de generación $\rightarrow$ origen térmico.

- Aislantes a bajas temperaturas.

- Extrínsecos: $n \cdot p = n_i^2$

• Tipo P

- Átomos con un electrón menos son introducidos.

Si y Boro

$$n = \frac{n_i^2}{N_A} \text{ cm}^{-3}$$

$$p \approx N_A$$

$N_A \leftarrow$ concentración átomos aceptadores

• Tipo N

- Se meten átomos con un electrón de mas Si + Fósforo.

$$p = \frac{n_i^2}{N_D} \text{ cm}^{-3}$$


$$n \approx N_D$$

$N_D \leftarrow$ concentración átomos donadores

• Corriente de arrastre:

Resultado de aplicar una corriente (diferencia de potencial) sobre un semiconductor.

Podemos pensarlo así:



Los huecos van en el sentido del campo.

Los e^- en el contrario.

Lo podemos calcular como:

$$J_n = -q \mu_n \cdot n \cdot E$$

$$J_p = q \mu_p \cdot p \cdot E$$

$$\sigma_n = q \mu_n \cdot n$$

$$\sigma_p = q \mu_p \cdot p$$

σ : conductividad, magnitud que describe con qué facilidad se desplazarán las partículas por el semiconductor.

q : carga de la partícula.

μ : movilidad de la partícula.

n/p : n° de partículas.


Además, a mayor n° de partículas negativas, mayor corriente de arrastre. Esto es porque la movilidad es superior en los e^- que los huecos.

$\rho = \frac{1}{\sigma} \rightarrow$ Resistividad, magnitud que expresa con qué dificultad resulta a las partículas desplazarse por el semiconductor.

$$J = |J_n| + |J_p|$$

- Corriente de difusión:

H_1 generada porque las partículas tienden a repartirse de forma equitativa en la región del espacio. Por ejemplo:




Cada partícula irá de la zona donde tiene mayor concentración a la de menor.

$$T_p = -q D_p \frac{dp}{dx}$$


$$J_n = q D_n \frac{dn}{dx}$$

- Diodo: e

En primer lugar tenemos esto:



A partir de ahora con
visto q que se entienda todo no voy a dibujar
 B^- ni P^+ . Solo e^- y huecos



Como vimos, debido al desnivel entre las concentraciones surge corriente de difusión.

dí que va a pagar?

Nosotros tenemos esto:




nuestro ión
Boro que le falte un
electron



nuestro otro
con los foros que
le sobra.

Consecuentemente, cerca de nuestra unión nos va a quedar:



lo que será interpretado como $-$ y $+$ en los dibujos



¿Esto qué es?

¿Cómo puede extenderse?

Se le llama región de variamiento y podemos interpretarla como una región cargada. A la izquierda carga positiva y a la derecha carga negativa. Esto genera una corriente eléctrica, $J_a = J_d$


Además actúa como "barrera", aunque si que alguna partícula se nos puede escapar. Funciona como barrera.

Basicamente porque tenemos esto:




Y claro, los electrones tendrían que buscar un ión de Boro tiene un hueco pero le queda bastante lejos.

• Polarizar en directa




Los electrones van hacia la región de vaciamiento, y claro, al haber muchos pueden pasarlo como expliqué antes, así que dejan de recombinarse tanto y esta región se estrecha.

Como consecuencia, la corriente de arrastre se va a mantener, pero la de difusión va a aumentar mucho.




• Polarizar en inversa




Los electrones van a entrar a la zona P y neutralizar (recombinarse) con los huecos, por lo que la región de vaciamiento aumenta. Lo que dificulta el paso de corriente.


Sin embargo surge que algún e^- puede pasar la región de vaciamiento. Esto genera una pequetísima corriente llamada, corriente de saturación inversa. Resultado del desbalanceo entre la corriente de arrastre y la de difusión. $J_a > J_d$




Para verlo rápido en ej



Conduce



No conduce




$\therefore D_2 \rightarrow \text{OFF}$

$\downarrow$
 $D_1 \rightarrow \text{OFF también}$


• Transistor

- PNP

(creo que no entra, pero mejor saber de más que de menos).



Funcione como vimos antes, izquierda conduce, derecha no.
Do pamos a la izquierda con huecos y reducimos el tamaño del tipo N.



Pensar que los huecos son e^- pero que van en sentido contrario.


Lo que pasa es que ese exceso de huecos es capaz de pasarle zona N y a su vez a la de la derecha.

Este exceso de huecos solo hacia la izquierda de nuevo la izquierda es emisor y la derecha colector.


Un NPN usaría la misma lógica.

• Condensador MOS

Tenemos un tipo P
de la siguiente forma:




Si recordamos lo de antes, al meterle $V_G < 0$
se van a recombinar las partículas y a mover
debido a la corriente de difusión para compensar
la diferencia. Esto funciona como un condensador:




• Transistor MOS

Lo que pasare
es que esa carga positiva
repelerá a los huecos.



Surge una región de vaciamiento (Modo de vaciamiento).

Si seguimos aumentando V_G , llegará a un punto, en el
que los pocos electrones del semiconductor tipo P
tengan que ir hacia el Gate, para compensar la carga.
Modo de inversión.



NMOS

• Finalmente

Para que se pueda usar, V_g debe superar a V_{TH} (tensión umbral). V_{TH} es la

mínima necesaria para


crear ese canal del que hablé antes. Así fluye corriente entre Source y Drain.

Además $I_D = \frac{W}{L}$

la corriente entre Source y Drain es directamente proporcional a la anchura e inversamente proporcional a la longitud.

Cuando funciona, paga el pequeño peaje de V_{TH} en tensión.


Conociendo lo de antes deducimos el PMOS



- Fiabilidad y robustez
 - Curva VTC, representa V_o frente V_i

- V_{OH} : V_{out} high
- V_{OL} : V_{out} low
- V_{IL} : V_{in} low
- V_{IH} : V_{in} high

V_{IL} e V_{IH} son los pto. con pendiente -1 $\frac{dV_{out}}{dV_{in}}$



- NM_L : noise margin low


$$V_{IL} - V_{OL}$$

- NM_H : noise margin high

$$V_{OH} - V_{IH}$$

→ A mayores márgenes de ruido, mayor robustez!

• Inversor CMOS





$V_{OH} = V_{DD}$ ← Elevados márgenes de ruido

$V_{OL} = 0$

$$R_p = K_p \frac{L_p}{W_p}$$

$$R_n = K_n \frac{L_n}{W_n}$$





• Retardos

Siguen la fórmula:


$$t_{pLH} = \ln(2) R_p C_l \quad \text{From low to high}$$

$$t_{pHL} = \ln(2) R_n C_l \quad \text{From high to low}$$



¿Que es C_l ?

Capacidad de salida de inversor sumada a las capacidades de entrada de otras puertas:



$$C_{L1} = C_{OUT1} + C_{IN2}$$

$$C_{L2} = C_{OUT2} + C_{IN3} + C_{IN4}$$

A parte también buscamos que sean simétricas.

por lo que $t_{pLH} = t_{pHL} \rightarrow R_p = R_n$

Por norma general $R_p = 2R_n$

Para reducir este tiempo $\rightarrow$ reduciremos fan out (C_L)

$\hookrightarrow$ reduciremos R

$$\hookrightarrow R = \rho \frac{l}{w}$$

aumentando la anchura
eliminando la longitud.

- Consumo de un circuito

$$P = C_L V_{DD}^2 f_{0 \rightarrow 1} + t_{sc} V_{DD} I_{p,ro} f_{0 \rightarrow 1} + V_{DD} I_{fugas}$$

P. dinámica 90%



P. cortocircuito 8%

P. estática 2%

Se reduce con menor fanout (CL), VDD y f0 (frecuencia)

Transición entre estados cuando hay corriente entre alimentación y tierra. A mayor fanout mejor (al contrario que lo dinámico)


Además $P = I \cdot V$



Esto no consume

Sin embargo

Esto si consume



$$P = I \cdot V$$

$$I = \frac{V_{DD}}{R_p + R_n}$$

$$P = \frac{V_{DD}^2}{R_p + R_n}$$

(Ej 8 último boletín se hace con esto).

- Inversores en Cascada

- Permiten regenerar la señal perturbada que sale de cada inversor.


- Permita reducir los retardos, es más fácil cargar CL de poco en poco que de golpe

• Oscilador en anillo

Lazo cerrado de n (impar) inversores

$$f_{osc} = \frac{1}{N \cdot (t_{PH} + t_{PL})}$$

Los valores están todo el rato oscilando.



$$C_1 = C_{O1} + C_{I2}$$

Así N veces

Con 3 tendríamos

$$C_{11} = C_{O1} + C_{I2}$$

$$C_{12} = C_{O2} + C_{I3}$$

$$C_{13} = C_{O3} + C_{I1}$$

Al ser idénticos los tiempos de propagación.

$$t_{PH} = t_{PL}$$

$$0.69 R_p C_1 = 0.69 R_N C_1$$

$$C_1 = C_{IN} + C_{out}$$

$$R_p = 2 R_N$$

$$\frac{I_p}{2W_p} = \frac{I_N}{W_n}$$

Y nos va a dar la siguiente expresión el profe:

$$C_{IN} = 1.5 \cdot (C_{oxn} + C_{oxp}) \quad C_{out} = C_{oxn} + C_{oxp}$$

$$C_1 = 2.5 (C_{oxn} + C_{oxp})$$

$$C_{oxn} = 25 \cdot I_n \cdot W_n$$

$$C_{oxp} = 25 \cdot I_p \cdot W_p \quad \text{pero debe ser el doble de grande}$$

$$I_n = I_p \\ W_n = W_p$$

Además en nuestro caso

I_p y W_p deben estar en micrometros para que


C_{oxn} y C_{oxp} estén en femtofaradios

Nos queda

$$t_p = 0.69 \cdot R_p \cdot C_1$$

"
 R_N


• Bistable



A la izquierda siempre hay un '1' y a la derecha siempre un '0'. Se pueden modificar de forma externa. Esta idea cobrará mucho sentido en los SRAM.


• CMOS Complementario

- Fiabilidad: salidas bien definidas
- 2 transistores por entrada.
- Transistores en serie más lentos que en paralelo !!!
- La salida es negado.
- Lo que hagamos en el bloque PMOS es lo contrario del NMOS.




Pero falta la parte

PMOS complementario



Ej: $F = \overline{D + A(B+C)}$



- Dimensionado de transistores.

$$R_p \approx K_p \frac{L_p}{W_p} = K_p \frac{I_{min}}{s W_{min}}$$

$$R_n \approx K_n \frac{L_n}{W_n} = K_n \frac{I_{min}}{s W_{min}}$$

1º Cogemos el peor camino de los NMOS (pasar de '1' a '0'). En el ejemplo anterior tenemos A-C o A-B

$$R_A + R_B = R \quad \text{y sabemos}$$

$$K_n \frac{I_{min}}{s W_{min}} + K_n \frac{I_{min}}{s W_{min}} = K_n \frac{I_n}{W_n} \quad R = K_n \frac{I_n}{s W_n}$$

$\uparrow$ $\uparrow$ $\uparrow$
 A B 1

$$2 \frac{K_n I_{min}}{s W_{min}} = K_n \frac{I_n}{W_n} \quad \text{Entonces sabemos que } s=2$$

Y en el bloque PMOS sabemos que

$$R_p = 2 R_n \quad \text{entonces}$$

Peor camino PMOS B-C-D

$$R_B + R_C + R_D = R$$

$$\frac{3R}{s} = R \quad s=3 \quad s=6 \quad \text{Pero el ser PMOS se multiplica por 2}$$

- Una vez hecho los peores casos, busquemos asegurar que el resto de caminos sea menor que R . Antes nos quedó el camino

A-D

porque es PMOS $RA + RD \leq R$

$$\frac{2R}{5} + \frac{QR}{6} \leq R$$

$$\frac{2R}{5} \leq R - \frac{2R}{6}$$



$$\frac{2R}{5} \leq \frac{2R}{3} \quad S=3$$

- Esto aún se podría optimizar más, colocando los elementos de menor capacidad próximos a la fuente, reduciendo retardos.



• Lógica (P)

- Proporciona salida negada y sin negar
- NMOS transfiere '0' fuerte
- PMOS transfiere '1' fuerte


AND



OR




• Inconvenientes




Al pagar ese peaje de V_{GS} puede no llegar algo claro al inductor.

- Solución

• Lazo realimentación.




• Puerta realimentación.



'1' lógico funciona el PMOS
'0' funciona el NMOS

• Latches:

Activados con reloj en alta / baja (sensible a nivel)




Problema: ¿qué pasa si en el modo transparente modificamos la entrada?

• FlipFlop:


Solucionar el problema de los latches

Sensibles a nivel de Flanco

Se construyen con latches.



• Bistable: recordemos la idea de bistable explicada anteriormente.



¿Cómo cambiamos su valor almacenado?


Estrategias:

- On-line: introduce un cambio mientras

Funciona. Se usa en la SRAM

- Off-line: pausa el mecanismo, introduce el valor y lo reanuda.

Ej: on-line : Latch SR






S	R	Q
0	0	Q
0	1	0
1	0	1
1	1	prohibido.

porque tendríamos
 $Q = \bar{Q} = 0$

• Latch off-line


Se cambia de estado rompiendo el lazo de realimentación mediante un multiplexor.




No se genera el estado prohibido, pero la salida cuando está en modo transparente puede verse alterada si cambiamos la entrada. → No queda claro lo que estará almacenado.

Lo que viene siendo un biestable.


• Solución: FlipFlop $\rightarrow$ master-slave.



¿Qué pasa con $CLK = 0$ (hold)?




¿Qué pasa con $CLK = 1$ (transparente)?




- Timing del master-slave
 - Tiempo de set-up: tiempo anterior al flanco positivo para el que los datos D deben ser válidos.

Si nos fijamos en el dibujo se puede razonar, tendríamos algo tal que así:




porque cuando le damos al clock tendremos



así que los datos deben estar listos


- Retardo de propagación: tiempo que tarda QM en propagarse a Q (la salida)




- Tiempo de mantenimiento: tiempo posterior al flanco positivo que debe mantenerse la entrada D

$$t_{hold} = 0$$

• Registro dinámico:

Usan condensadores que almacenan el dato en vez del típico . Sin embargo pueden perder

el dato debido a fugas.



$$t_{su} = t_{p_puerta}$$

$$t_{prop} = t_{p_puerta} + t_{p_inv}$$


$$t_{hold} = 0$$

• Clock Skew

- Fenómeno observado en circuitos síncronos, donde CLK y $\overline{CLK}$ no cambian de valor al mismo tiempo.


Consecuentemente las señales de reloj no llegan al mismo tiempo a las componentes.

¿Por qué pasa esto?




Existe un instante donde ambas son 1
y otro donde ambas son 0.

- Registro insensible al clock-skew




¿Qué pasa en el solapamiento 0-0?



Los datos se transfieren sin problema.




¿Qué pasa en el solapamiento 1-1?



Se mantiene el valor

SRAM


Partimos de esta idea




- 1º Si no activamos la wordline no pasará nada
- 2º Al activar la wordline es cuando pasan cosas porque estamos modificando el contenido del biestable
- 3º Muy rápida, grande y cara

Lectura


Nuestro objetivo es leer sin modificar el contenido de la celda. Ponemos un 1 en BIT y $\overline{\text{BIT}}$, y veamos de cerca que pasa.



Tenemos un 0 almacenado
¿Que pasa al activar la wordline?



Buscamos que ese pico no altere el otro inversor.



si esto se activa
es cuando la cargamos, porque
nos modifica el valor

Entonces según lo de antes
voltage = bitline

$$\left. \begin{aligned} I &= \frac{V_B}{R_W + R_N} \\ V_X &= I \cdot R_N \end{aligned} \right\} V_X = \frac{V_B \cdot R_N}{R_W + R_N}$$

Entonces $R_W \gg R_N$ y así reducimos ese pico
hasta que no active el otro inversor

Bueno y ahora que no nos cargamos lo de dentro
hay que leer.



Como nuestro condensador está tocando a tierra
se descarga, así que ese línea pasa a tener un '0'
y la línea $\overline{\text{BIT}}$ mantiene su 1.

• Escribir

Ponemos el dato en la bit line y observamos
que pasa.





Cargar un '1'

Al abrir la wordline se nos
empieza a descargar




$$\left. \begin{aligned} I &= \frac{V_{DD}}{R_P + R_W} \\ V_Y &= I \cdot R_P \end{aligned} \right\} V_Y = \frac{V_{DD} \cdot R_P}{R_P + R_W}$$


Buscamos que R_p sea muy grande para que así pierda mayor tensión en V_{y20} y aumentamos el pico de nuestra gráfica y accionar el inversor de la izquierda.



En caso de que no se accione nuestra gráfica tiene esto




• DRAM




A diferencia de la SRAM lo del dimensionado de transistores no hace falta.

Para escribir ponemos el dato correspondiente en la B1 y se nos guardará en C1

Para leer pre cargamos C1, y la carga almacenada entre C1 y C2



C1 se descarga B1




Aunque al hacer esto te cargas lo que estaba almacenado.

• Contraste SRAM y DRAM

- DRAM más barata (menos transistores)
- DRAM al leer es una operación destructiva, requiere un amplificador sensor.
- SRAM más rápida.

• Amplificador Sensor.

DC $\rightarrow$ dummy cell



¿Cómo funciona?

Básicamente tendremos las dummy cells, encargadas de almacenar la tensión de $B2$ y $B1$, el ampli comparará los valores

y si $V_{B2} > V_{B1}$ saca un '1'.

Si $V_{B2} < V_{B1}$ saca un '0'.


Es como un comparador.

Se puede pensar así:

Aunque por lo general se le pone una tensión de referencia $\frac{V_{DD}}{2}$ y a partir de ahí ya compara $\frac{V_{DD}}{2}$ con V_{B2} y se ahorra la parte de abajo del circuito.

Esto en los DRAM!!!


- Ampli sensor visto de cerca.



SE es como una señal para que funcione el sensor, así ahorra energía.

Básicamente funciona como una celda de SRAM en modo de escritura.

Esto se le puede meter a las SRAM también.




EQ -> señal de equalización: precarga B1 y B2 a la misma tensión.

- Aumenta la velocidad y ahorra área de la SRAM
- Indispensable en la DRAM

La DRAM ya sabemos que al leer destruimos su contenido, pero además mientras no le hacemos nada también tiene pérdidas.

Nuestro sensor permite refrescar los valores en la SRAM continuamente.

• Decodificadores




Funciona como un mal en sistemas, permite seleccionar los datos.

• Memorias CAM

Permiten decir si en nuestra memoria tenemos el dato buscado.

• Destaca la operación match, las de escritura y lectura son como las de la SRAM

• Si en nuestra palabra encuentra el bit match = 1



Si ponemos muchos de estas celdas agrupadas tenemos la memoria cam, y permiten buscar una palabra completa