


24/20/20 bit 三级 FIR-CIC 插值链及有效事件率演化

当前 2-DSP 目标实现配置；补偿并入第三级 FIR 系数；全链采用单一 $128F_s$ 音频主时钟

I1 CIC 通带补偿折叠至 Stage3 系数库

I2 保持型 CIC 等价变换消除一级积分/梳状状态



核心资源: 2 DSP48E1 + 3 RAMB18E1; CIC 的差分器和两级积分器均映射至 Fabric/CARRY。

粗实线: 样值数据; 青色虚线: CE/phase; 橙色点划线: 任务与存储器访问。