


当前 2-DSP 目标配置的资源角色、器件占用与 Pareto 位置

Vivado 2025.2, XC7A35T-FGG484-2, 完整板级布局布线后, 24/20/20 bit, CIC mode 0

工具验证完成
物理板待验证

268 LUT 417 FF 2 DSP48E1 4 RAMB18E1 (2 BRAM Tile) 2 MMCM WNS/WHs=+44.389/+0.078 ns, TNS/THs=0/0, DRC Error=0, 配置位流生成完成

滤波器核心的明确资源角色: 2 DSP + 3 RAMB18




DSP-LUT Pareto 端点 (RAMB18E1 均为 4 个)



器件占用率 (完整板级)

逻辑/DSP/BRAM/IO 横条量程 0~10%



MMCM 横条量程 0~50%



MMCM 占用率较高源于器件仅含 5 个 MMCM, 其绝对用量为 2, 并非数据通路的主要算术成本。

注: 模块框仅表示可由 RTL/原语实例明确确定的资源角色; 布局布线后扁平网表中的 LUT 与 FF 不按模块人为分摊。

268 版相对 239 版以 29 LUT 和 29 FF 替代 1 个 DSP, 差异与末级积分器由 DSP 改映射为 Fabric 一致。