

Università di Pisa

PROGETTAZIONE SISTEMI MICROELETTRONICI

AMPLIFICATORE DIFFERENZIALE CON USCITA A SOURCE FOLLOWER
AUTOPOLARIZZATO CON SPICE E GLADE

STUDENTE: PROFESSORE:

ANTONIO DI VITO PAOLO BRUSCHI

ANNO ACCADEMICO:

2018/2019

INTRODUZIONE

Questo progetto ha come obiettivo quello di ideare un amplificatore differenziale con tecnologia CMOS con stadio di uscita un transistore in configurazione di inseguitore di source dotato di autopolarizzazione.


Il dispositivo disporrà delle seguenti porte in ingresso e di uscita:

1. V1,V2: tensioni di ingresso

2. Ib: corrente di polarizzazione dei transistori

3. OUT: tensione di uscita

4. VDD: tensione di alimentazione



I dati a disposizione per il corretto progetto dei transistori sono i seguenti:

- Lunghezza del canale= 1 um;
- Correnti di polarizzazione;
- Topologia del circuito;
- Tensione di overdrive (Vgs-Vt) =200mV.

La prima specifica da ricavare è la larghezza di canale per ogni transistore necessaria per mantenerli in transistore in forte inversione in funzione della corrente di polarizzazione data.


Successivamente verrà tracciato lo schematico mediante il software LTSPICE utilizzato poi per valutare il corretto funzionamento del dispositivo in tre diverse simulazioni:

- 1. Valutazione punto di riposo e verifica dei valori di corrente e di tensione di ogni MOSFET;
- 2. Configurazione differenziale: Ingressi costituiti da tensione di modo comune e tensione differenziale;

Ottenuti i risultati richiesti è stato poi tracciato il layout del circuito con l'utilizzo del software per IC layout GLADE e infine è stato effettuato un LVS per confrontare il circuito ottenuto con lo schematico.

REALIZZAZIONE DELLO SCHEMATICO

La topologia del circuito richiesta è la seguente con LTspice:



Le correnti richieste dal progetto sono:

Ib=20uA imposta in ingresso (etichettato come IO a sx);

I0=20uA;


Per ottenere queste correnti e la tensione di overdrive di ciascun transistore pari a 200 mV sono state calcolate le W di ogni transistore :

n-MOS: WM=2um M4, M5 ed M7; 4um gli altri


p-MOS: WM= 10um.

In tal modo si ottiene un punto di riposo dei transistori adeguato al nostro scopo a meno di una tolleranza del 10%.

CONFIGURAZIONE CON INGRESSO DIFFERENZIALE





Che dà in sweep le seguenti curve (dalla verde 0 man mano fino a 2.5 ogni 0.25V):



LAYOUT

Utilizzando il software GLADE è stato implementato il seguente layout (descritto ed estratto) del circuito studiato.





Una volta eseguiti i protocolli di DRC e LPE con successo, è stato eseguito il LVS ottenendo il seguente:

Netlist summary before reduction : circuito_extracted.cdl

Netrise summing before reduction . circuito_extracted.e
Number of devices : 10
Number of nets : 10
Number of ports : 0
Netlist summary before reduction : DiffAmp.cir
Number of devices : 10
Number of nets : 10
Number of ports : 0
Netlist summary after reduction :

circuito_extracted.cdl DiffAmp.cir

Number of devices: 9 9

Number of nets : 9 9

Number of ports : 0 0

The following transistors have property mismatches:

circuito	_extracted.cdl	DiffAmp.cir
(1) Device type:	N	N
Inst name:	MM6	M8
Model :	N_PSM025	N_PSM025
S:	n0	Vdd
D:	n2	0
G:	n8	N002
W/L: (um)	4.000/0.965	0.000/0.000
G:	n3	N004
G: W/L: (um)		N004 0.000/0.000
W/L: (um)	4.000/0.965	0.000/0.000
W/L: (um) (2) Device type:	4.000/0.965 P MM8	0.000/0.000 P
W/L: (um) (2) Device type: Inst name:	4.000/0.965 P MM8	0.000/0.000 P M2
W/L: (um) (2) Device type: Inst name: Model:	4.000/0.965 P MM8 P_PSM025	0.000/0.000 P M2 P_PSM025

W/L: (um) 9.990/0.965 0.000/0.000

(3) Device type:

Inst name: MM2 M4

N_PSM025 N_PSM025 Model :

N001 S: n6 D: N003 n7 V1 G: n9

0.000/0.000 W/L: (um) 2.005/0.965

Ν Ν (4) Device type:

Inst name: MM0 М9

Model : N_PSM025 N_PSM025

S: 10 n5 D: 0 n2 G: n5 10

W/L: (um) 4.000/0.965 0.000/0.000

(5) Device type: Ν Ν

Inst name: M10

Model : N PSM025 N PSM025

N003 S: n7 D: 0 n2

G: n5 10

0.000/0.000 W/L: (um) 4.000/0.965

Ν (6) Device type: Ν

Inst name: MM3 M7

N_PSM025 Model : N_PSM025

S: n3 N004 0 D: n2 G: n3 N004

W/L: (um) 0.000/0.000 2.005/0.965

(7) Device type: Ν Ν MM4

N_PSM025 Model : N_PSM025

M5

S: n8 N002 N003 D: n7 G: n10 V2

0.000/0.000 W/L: (um) 2.005/0.965

Р Р (8) Device type:

Inst name: MM9 М3

Model :

Inst name:

PSM025 P_PSM025

Vdd S: n0

D: n8 N002 G: n6 N001

W/L: (um) 9.990/0.965 0.000/0.000

(9) Device type: P P

Inst name: MM7 M1

Model : P_PSM025 P_PSM025

 S:
 n0
 Vdd

 D:
 n3
 N004

 G:
 n6
 N001

W/L: (um) 9.990/0.965 0.000/0.000

9 device property errors.

11 (61%) matches were found by local matching.

All nodes were matched in 3 passes.

The netlists match.