Anass El Kabbaj

Ingénieur FPGA & Systèmes Embarqués

aelkabbaj@proton.me | (+33) 641-905-305
linkedin.com/in/anass-el-kabbaj | Saint-cyr-l'école, France

Objectif

- Élève-ingénieur en dernière année avec une expérience pratique en conception FPGA et Synthèse de Haut Niveau (HLS). Je recherche une **Thèse** à partir d'**octobre 2026**, orienté vers la **conception FPGA** ou en **systèmes embarqués**.

Formation

ENSEIRB-MATMECA (Bordeaux INP) — Bordeaux, France
Diplôme d'Ingénieur en Électronique (Spécialité Systèmes Embarqués) — *Sep. 2023 – Présent*

- **Modules notables :** Architecture des ordinateurs, VHDL/HLS, Linux Embarqué, Sécurité matérielle.

CPGE Mohammed V — Casablanca, Maroc
Classes Préparatoires aux Grandes Écoles (MPSI / MP) — *Sep. 2021 – Juin 2023*

- Formation intensive en mathématiques et physique. Préparation aux concours d'entrée aux grandes écoles d'ingénieurs au Maroc et en France.

Expériences

Stagiaire de Recherche HLS — Mars 2026 – Présent
NanoXplore SAS — *Sèvres, France*

- **Contexte :** Évaluation et optimisation d'un flot de conception de Synthèse de Haut Niveau (HLS) pour les FPGA NanoXplore.
- **Méthodologie :** Benchmarking des outils HLS en vue de leur intégration potentielle dans le flot de conception NanoXplore.
- **Outils :** Vitis HLS, Bambu HLS, Siemens Catapult, C/C++, VHDL/Verilog, scripts Python.

Stagiaire en Conception FPGA — Mai 2025 – Sept. 2025
Laboratoire d'Astrophysique de Bordeaux (LAB) — *Bordeaux, France*

- **Contexte :** Module de numérisation et transmission (DGSPOT) pour la mise à niveau du télescope ALMA.
- **Réalisation :** Développement de modules VHDL (Histogrammes, Corrélation Lag-0) sur **Intel Agilex 7**.
- **Méthodologie :** Passage des simulations MATLAB vers l'implémentation RTL. Vérification fonctionnelle et validation sur cible.
- **Outils :** Quartus Prime Pro, ModelSim, Synplify, MATLAB.

Responsable Division Fusées — Mai 2024 – Mai 2025
EirSpace (Association spatiale) — *Bordeaux, France*

- **Conception :** Développement de l'avionique de vol (ESP32/Arduino). Design des PCB sous KiCad.
- **Intégration :** Assemblage mécanique, tests de récupération et validation des chaines de vol.

Projets Techniques

Challenge RISC-V Thales | *SystemVerilog, C, Architecture* — 2025

- Optimisation d'un algorithme FFT sur un processeur soft-core **CV32A6 (RISC-V)**.
- Intégration d'instructions personnalisées pour décharger les calculs intensifs vers un coprocesseur dédié.

Système de Télémétrie Longue Portée | *LoRa, ESP32, C++* — 2024

- Transmission d'images fragmentées via liaison LoRa (434 MHz) pour fusées expérimentales.
- Développement d'un protocole de communication robuste aux pertes de paquets.

Compétences Techniques & Intérêts

Hardware & FPGA : VHDL, (System)Verilog, HLS (Vitis/Bambu), RISC-V, Quartus, Vivado.
Logiciel & Outils : C/C++, Python, Linux Embarqué, MATLAB, Git, LaTeX.
Langues : Français (Bilingue), Anglais (C1 - Technique), Arabe (Natif)
Intérêts : Astronomie, Radioamateur, Électronique DIY.

Anass El Kabbaj

FPGA & Embedded Systems Engineer

aelkabbaj@proton.me | (+33) 641-905-305
linkedin.com/in/anass-el-kabbaj | Bordeaux, France

Objective

- Final-year Embedded Systems Engineering student with practical experience in FPGA design and High-Level Synthesis. Eager to deepen my technical expertise and tackle complex hardware challenges. Seeking a **PhD position in France** starting **October 2026**, focused on **FPGA design** or **Embedded Systems**.

Education

ENSEIRB-MATMECA (Bordeaux INP) — Bordeaux, France
Master of Engineering in Electronics (Embedded Systems Major) — *Sep. 2023 – Present*

- **Key Modules:** Computer Architecture, VHDL/HLS, Embedded Linux, Hardware Security, Signal Processing.

CPGE Mohammed V — Casablanca, Morocco
Preparatory Classes for Engineering Schools (MPSI / MP) — *Sep. 2021 – June 2023*

- Intensive training in Mathematics and Physics. Preparation for competitive French and Moroccan engineering entrance exams.

Experience

HLS Research Intern — March 2026 – Present
NanoXplore SAS — *Sèvres, France*

- **Context:** Evaluation and optimization of a High-Level Synthesis (HLS) design flow for NanoXplore FPGAs.
- **Methodology:** Benchmarking HLS tools to eventually incorporate them into NanoXplore design flow.
- **Tools:** Vitis HLS, Bambu HLS, Siemens Catapult, C/C++, VHDL/Verilog, Python scripting.

FPGA Design Intern — May 2025 – Sept. 2025
Laboratoire d'Astrophysique de Bordeaux (LAB) — *Bordeaux, France*

- **Context:** Digitization and transmission module (DGSPOT) for the ALMA telescope upgrade.
- **Achievement:** Development of VHDL/Verilog DSP modules (Histograms, Lag-0 Correlation) on **Intel Agilex 7**.
- **Methodology:** From MATLAB simulations to RTL implementation. Functional verification and on-target validation.
- **Tools:** Quartus Prime Pro, ModelSim, Synplify, MATLAB.

Rocketry Division Lead — May 2024 – May 2025
EirSpace (Aerospace Association) — *Bordeaux, France*

- **Design:** Development of flight avionics (ESP32/Arduino). PCB Design using KiCad.
- **Integration:** Mechanical assembly, recovery system testing, and flight chain validation.

Technical Projects

Thales RISC-V Challenge | *SystemVerilog, C, Architecture* — 2025

- Optimization of an FFT algorithm on a soft-core **CV32A6 (RISC-V)** processor.
- Integration of Custom Instructions to offload intensive calculations to a dedicated hardware coprocessor.

Long-Range Telemetry System | *LoRa, ESP32, C++* — 2024

- Long-range fragmented image transmission via LoRa (434 MHz) for experimental rockets.
- Development of a packet-loss robust communication protocol.

Technical Skills & Interests

Hardware & FPGA: VHDL, (System)Verilog, HLS (Vitis/Bambu), RISC-V, Quartus, Vivado.
Software & Tools: C/C++, Python, Embedded Linux, MATLAB, Git, LaTeX.
Languages: English (C1), French (Bilingual), Arabic (Native)
Interests: Astronomy, Ham Radio, DIY Electronics.