Anass El Kabbaj

Ingénieur FPGA & systèmes embarqués

aelkabbaj@proton.me | +33 6 41 90 53 05
linkedin.com/in/anass-el-kabbaj | Saint-Cyr-l'École, France



Expériences

Ingénieur conception FPGA, équipe Soft IP — Oct. 2026 – aujourd'hui
NanoXplore SAS — *Sèvres, France*

- Portage de cœurs IP existants vers le nouveau catalogue IP de NanoXplore.
- IP actuelle : génération d'horloges pour NG-MEDIUM, NG-ULTRA et ULTRA300 ; wrapper et ajout de fonctionnalités autour des primitives PLL et WFG.
- Conception, vérification et validation selon le flot ECSS (ECSS-E-ST-20-40C, ECSS-Q-ST-60-03C).
- Évaluation d'un linter HDL basé sur SonarQube (Linty) face à nos usages et à nos règles de codage.

Stagiaire de recherche HLS — Mars 2026 – sept. 2026
NanoXplore SAS — *Sèvres, France*

- Étude comparative d'outils HLS (Vitis HLS, Bambu, Catapult) sur des designs C/C++ ciblant les FPGA NanoXplore, pour évaluer l'intégration de la HLS au flot de conception NanoXplore.
- Portage sur FPGA ULTRA300 d'un RTL existant de la borne d'arcade Galaga (1981), écriture des couches d'adaptation et construction de la borne dans un fablab associé.

Stagiaire en conception FPGA — Mai 2025 – sept. 2025
Laboratoire d'Astrophysique de Bordeaux (LAB) — *Bordeaux, France*

- Développement de modules VHDL de traitement du signal (histogrammes, corrélation lag-0) sur **Intel Agilex 7** pour le module de numérisation et de transmission de la mise à niveau du radiotélescope ALMA.
- Du modèle MATLAB au RTL (Quartus Prime Pro, Synplify), vérification ModelSim et validation sur cible.

Responsable de la division fusées — Mai 2024 – mai 2025
EirSpace (association spatiale étudiante) — *Bordeaux, France*

- Encadrement des équipes mini-fusées pour le C'Space (CNES / Planète Sciences). Réalisation de l'avionique de vol (ESP32/Arduino, PCB sous KiCad), intégration mécanique et tests du système de récupération.

Formation

ENSEIRB-MATMECA (Bordeaux INP) — 2023 – 2026
Diplôme d'ingénieur en électronique, spécialité systèmes embarqués — *Bordeaux, France*

- **Modules :** Architecture des ordinateurs, VHDL/HLS, traitement du signal, sécurité matérielle.

CPGE Mohammed V — 2021 – 2023
Classes préparatoires aux grandes écoles (MPSI/MP) — *Casablanca, Maroc*

Projets techniques

Optimisation FFT sur RISC-V | *SystemVerilog, C* — 2025

- Optimisation d'une FFT sur le soft-core RISC-V **CV32A6** grâce à des instructions personnalisées qui déchargent les calculs intensifs vers un coprocesseur matériel dédié.

Système de télémétrie longue portée | *LoRa, ESP32, C++* — 2024

- Transmission LoRa (434 MHz) d'images fragmentées pour fusées expérimentales, robuste aux pertes de paquets.

Compétences techniques & intérêts

Hardware & FPGA : VHDL, (System)Verilog, HLS (Vitis HLS, Bambu, Catapult), RISC-V.
Outils FPGA : Impulse (NanoXplore), Quartus Prime Pro, Vivado, Questa/ModelSim, Synplify.
Logiciel : C/C++, Python, MATLAB, Linux embarqué, Git/GitLab, LaTeX.
Langues : Français (bilingue), anglais (C1), arabe (langue maternelle).
Intérêts : Astronomie, radioamateur (CEPT/HAREC), électronique DIY.