Anass El Kabbaj

FPGA & Embedded Systems Engineer

aelkabbaj@proton.me | +33 6 41 90 53 05
linkedin.com/in/anass-el-kabbaj | Saint-Cyr-l'École, France

Seeking a PhD in FPGA-based systems for space and astronomy.



Experience

FPGA Design Engineer, Soft IP Team — Oct. 2026 – Present
NanoXplore SAS — *Sèvres, France*

- Porting existing IP cores to NanoXplore's new IP catalog.
- Current IP: clock generation for NG-MEDIUM, NG-ULTRA and ULTRA300; wrapper with added features around the PLL and WFG primitives.
- Design, verification and validation under the ECSS flow (ECSS-E-ST-20-40C, ECSS-Q-ST-60-03C).
- Evaluation of a SonarQube-based HDL linter (Linty) against the team's use cases and coding rules.

HLS Research Intern — Mar. 2026 – Sep. 2026
NanoXplore SAS — *Sèvres, France*

- Benchmarked HLS tools (Vitis HLS, Bambu, Catapult) on C/C++ designs targeting NanoXplore FPGAs, to assess how HLS could be integrated into the NanoXplore design flow.
- Ported an existing Galaga (1981) arcade RTL design to the ULTRA300 FPGA, wrote the adaptation layers and built the cabinet at a partner fablab.

FPGA Design Intern — May 2025 – Sep. 2025
Laboratoire d'Astrophysique de Bordeaux (LAB) — *Bordeaux, France*

- Developed VHDL signal-processing modules (histograms, lag-0 correlation) on **Intel Agilex 7** for the digitization and transmission module of the ALMA radio telescope Wideband Sensitivity Upgrade.
- From MATLAB models to RTL (Quartus Prime Pro, Synplify), verified in ModelSim and validated on target.

Rocketry Division Lead — May 2024 – May 2025
EirSpace (student aerospace association) — *Bordeaux, France*

- Supervised the mini-rocket teams for C'Space (CNES / Planète Sciences). Built the flight avionics (ESP32/Arduino, KiCad PCB); handled mechanical integration and recovery-system tests.

Education

ENSEIRB-MATMECA (Bordeaux INP) — 2023 – 2026
Diplôme d'Ingénieur (Master's degree) in Electronics, Embedded Systems major — *Bordeaux, France*

- **Key modules:** Computer Architecture, VHDL/HLS, Signal Processing, Hardware Security.

CPGE Mohammed V — 2021 – 2023
Preparatory classes (MPSI/MP): intensive mathematics and physics — *Casablanca, Morocco*

Technical Projects

RISC-V FFT Optimization | *SystemVerilog, C* — 2025

- Optimized an FFT on the **CV32A6** RISC-V soft core, using custom instructions that offload the intensive computations to a dedicated hardware coprocessor.

Long-Range Telemetry System | *LoRa, ESP32, C++* — 2024

- Fragmented image transmission over LoRa (434 MHz) for experimental rockets, robust to packet loss.

Technical Skills & Interests

Hardware & FPGA: VHDL, (System)Verilog, HLS (Vitis HLS, Bambu, Catapult), RISC-V.
FPGA Tools: Impulse (NanoXplore), Quartus Prime Pro, Vivado, Questa/ModelSim, Synplify.
Software: C/C++, Python, MATLAB, Embedded Linux, Git/GitLab, LaTeX.
Languages: English (C1), French (bilingual), Arabic (native).
Interests: Astronomy, ham radio (CEPT/HAREC), DIY electronics.

Anass El Kabbaj

Ingénieur FPGA & systèmes embarqués

aelkabbaj@proton.me | +33 6 41 90 53 05
linkedin.com/in/anass-el-kabbaj | Saint-Cyr-l'École, France

Recherche une thèse sur les FPGA pour le spatial et l'astronomie.



Expériences

Ingénieur conception FPGA, équipe Soft IP — Oct. 2026 – aujourd'hui
NanoXplore SAS — *Sèvres, France*

- Portage de cœurs IP existants vers le nouveau catalogue IP de NanoXplore.
- IP actuelle : génération d'horloges pour NG-MEDIUM, NG-ULTRA et ULTRA300 ; wrapper et ajout de fonctionnalités autour des primitives PLL et WFG.
- Conception, vérification et validation selon le flot ECSS (ECSS-E-ST-20-40C, ECSS-Q-ST-60-03C).
- Évaluation d'un linter HDL basé sur SonarQube (Linty) face à nos usages et à nos règles de codage.

Stagiaire de recherche HLS — Mars 2026 – sept. 2026
NanoXplore SAS — *Sèvres, France*

- Étude comparative d'outils HLS (Vitis HLS, Bambu, Catapult) sur des designs C/C++ ciblant les FPGA NanoXplore, pour évaluer l'intégration de la HLS au flot de conception NanoXplore.
- Portage sur FPGA ULTRA300 d'un RTL existant de la borne d'arcade Galaga (1981), écriture des couches d'adaptation et construction de la borne dans un fablab associé.

Stagiaire en conception FPGA — Mai 2025 – sept. 2025
Laboratoire d'Astrophysique de Bordeaux (LAB) — *Bordeaux, France*

- Développement de modules VHDL de traitement du signal (histogrammes, corrélation lag-0) sur **Intel Agilex 7** pour le module de numérisation et de transmission de la mise à niveau du radiotélescope ALMA.
- Du modèle MATLAB au RTL (Quartus Prime Pro, Synplify), vérification ModelSim et validation sur cible.

Responsable de la division fusées — Mai 2024 – mai 2025
EirSpace (association spatiale étudiante) — *Bordeaux, France*

- Encadrement des équipes mini-fusées pour le C'Space (CNES / Planète Sciences). Réalisation de l'avionique de vol (ESP32/Arduino, PCB sous KiCad), intégration mécanique et tests du système de récupération.

Formation

ENSEIRB-MATMECA (Bordeaux INP) — 2023 – 2026
Diplôme d'ingénieur en électronique, spécialité systèmes embarqués — *Bordeaux, France*

- **Modules :** Architecture des ordinateurs, VHDL/HLS, traitement du signal, sécurité matérielle.

CPGE Mohammed V — 2021 – 2023
Classes préparatoires aux grandes écoles (MPSI/MP) — *Casablanca, Maroc*

Projets techniques

Optimisation FFT sur RISC-V | *SystemVerilog, C* — 2025

- Optimisation d'une FFT sur le soft-core RISC-V **CV32A6** grâce à des instructions personnalisées qui déchargent les calculs intensifs vers un coprocesseur matériel dédié.

Système de télémétrie longue portée | *LoRa, ESP32, C++* — 2024

- Transmission LoRa (434 MHz) d'images fragmentées pour fusées expérimentales, robuste aux pertes de paquets.

Compétences techniques & intérêts

Hardware & FPGA : VHDL, (System)Verilog, HLS (Vitis HLS, Bambu, Catapult), RISC-V.
Outils FPGA : Impulse (NanoXplore), Quartus Prime Pro, Vivado, Questa/ModelSim, Synplify.
Logiciel : C/C++, Python, MATLAB, Linux embarqué, Git/GitLab, LaTeX.
Langues : Français (bilingue), anglais (C1), arabe (langue maternelle).
Intérêts : Astronomie, radioamateur (CEPT/HAREC), électronique DIY.