
המעבד בתצורת צנרת

רכיבי המעבד:

- , IF/ID בין כל 2 שלבים, נכנס אוגר ביניים שמתווך בינהם. אם כן ארבעת אוגרי הביניים MEM/WB , EX/MEM , ID/EX
 - Forwarding Unit. נוספה יחידת העברה קדימה .II
 - .(Hazard Detection Unit) HDU נוספה יחידת בקרת סיכונים.III
 - ID/EX נוסף מרבב בין הבקרה הראשית לבין אוגר הביניים.IV
 - .V נוסף משווה ביציאה ממקבץ האוגרים



מהי תצורת צנרת ומדוע יש בה צורך.

במעבד החד-מחזורי - היו לנו 5 שלבים:

- שלב ההבאה Fetch: שבו מביאים את הפקודה בזיכרון, שהכתובת שלה הייתה באוגר PC. ■
- שלב הפיענות Decode : במהלכו מתבצעת קריאה ממקבץ האוגרים ופיענחנו איזו פקודה תבוצע.
 - שלב הביצוע Execute: במהלכו מתבצע חישוב ברכיב ה -ALU. ■
 - שלב הזיכרון Memory: במהלכו מתבצעת הכתיבה או הקריאה מהזיכרון (אם בכלל)
 - שלב ה WB שבו מתבצעת כתיבה למקבץ האוגרים (אם יש צורך)לכל שלב כזה, יש משך זמן שלוקח לבצע אותו.

מסלולה של הפקודה במעבד המוצנר:

פקודה

or \$11, \$12, \$13

add \$8, \$9, \$10

lw \$7,

0x64(\$8)

sub \$8, \$7, \$3


.lw של הפקודה שלב ה Fetch מחזור השעון הראשון: שלב ה

אנו מתחילים כרגיל כאשר האוגר PC מכניס לזיכרון הפקודות את הכתובת של הפקודה הבאה שעלינו לקרוא. הכתובת נכנסת לזיכרון הפקודות שמוציא את קידוד הפקודה ב-32 סיביות.בין כל 2 שלבים נכנס אוגר ביניים חדש. חשוב לדעת, שאוגרים אלו, שונים מעט מהאוגרים שהכרנו עד כה, כמות הסיביות שכל אחד מהם מכיל, גדולה מ 32 סיביות. יחד עם זאת, מספיק לנו לדעת, שהוא שומרים על הערכים שנכניס אליהם כראוי.

.IF/ID - שקודדה ב-32 סיביות נכנסת לאוגר הביניים הראשון

הערה חשובה - מכיוון שבצורה החדשה - בכל שלב מתבצעת פקודה אחרת, אזי עלינו לשמור את קווי הבקרות עבור הפקודות של **כל השלבים**.

לשם כך - כל פקודה מעבירה איתה באמצעות אוגרי הביניים את קווי הבקרות שהיא צריכה. בכל פעם שהפקודה משתמשת בקו בקרה מסוים, היא כבר לא תשמור אותו יותר.



.sub של פקודת ה lw של פקודת ה Decode של פקודת ה שעון השני: שלב ה

 sub השקודת את בעוד שפקודת המסלול קודם, תיכנס ותבצע את שלב הפענוח - שהתחלנו איתה את פקודת ה

תיכנס לשלב הראשון - Fetch ותתחיל להתבצע גם כן. נמשיך להסביר על פקודת ה lw, ועל מסלולה ובעזרתה נבין איך עובדת המערכת. בהמשך נתייחס גם לפקודות שקדמו לה, ועל השפעתן עליה.

שלנו שנכנסו lw אוגר השלב מספר 2. אוגר הביניים IF/ID יוציא את 32 הסיביות של פקודת ה

אליו וימשיך להזרים אותן הלאה. כרגיל תתבצע קריאה של האוגרים rs,rt ממקבץ האוגרים, אולם מכיוון שבפקודה הנוכחית,

במחזור השעון הנוכחי, לא תתבצע כתיבה למקבץ האוגרים (שהרי אנחנו רק בשלב מספר 2), אזי אין צורך

במרבב שהיה מצוי לפני הכניסה Write Address, של מקבץ האוגרים (כזכור כניסה זו נועדה כדי לקבוע לאיזה אוגר הולכת להתבצע הכתיבה).

במקום זאת, השדות rt ו-rd ימשיכו לזרום גם לשלב הבא. בסיום מחזור שעון זה - כל הערכים שלנו יכנסו לאוגר הביניים שמצוי בין rt,rd ונוספים יכנסו לאוגר rs, התוכן של האוגר rt, וכן מספרי האוגרים של rt,rd ונוספים יכנסו לאוגר rs, התוכן של האוגר rt,rd.

	Hazard Optection Unit	EX.Flash		
	IF/ID Write Control WB	0 M WB WB MEM	→ WB	
PC.Src	ADD Shift ADD ADD	0 → 1 x Cause → EPC		
PC+4 M u PC Instruction Memory זיכרון הפקודות Branch	וF/ID Register File מקבץ האוגרים IF/ID Write Address	rs-4 2 u	Data Memory Ticrij הנתונים → MEM/WB	1 M
	Write Data	rt-4 2 u rt-5 1 x		ALU Result
	rd	rs address Forwarding Unit	Dst address of 4	
		Ust address of 5—		

,	,
מספר פקודה	פקודה
1	or \$11, \$12, \$13
2	add \$8, \$9, \$10
3	lw \$7, 0x64(\$8)
4	sub \$8, \$7, \$3

מחזור השעון השלישי: לצורך הפשטה, נתמקד תחילה רק ב-3 הפקודות הראשונות.


תועבר הלאה לאוגר EX/MEM ותשמש אותנו בשלבים הבאים.

פקודת or: שלב 5. פקודת or:


פקודת lw: שלב 3

כזכור, מספרי האוגרים rd ו rd הוכנסו לאוגר מספרי החועבר יכנסו לאוגר ID/EX ! בשלב זה הם יכנסו למרבב שהועבר rd משלב 2 - ונועד לקבוע - באיזה אוגר צריכה להתבצע כתיבה (אם בכלל). היציאה שתצא מהמרבב –

כזכור אנו מתמקדמים ב lw שנמצאת בשלב 3. בשלב זה עלינו לבצע חישוב ב lw שנועד לחבר את המידע שנמצא בתוך אוגר מספר 8, (ומייצג כתובת) עם המספר 100. סכומם מייצג לנו



אולם כעת אנחנו נתקלים לראשונה בסוגיה, פקודת ה add שקדמה לפקודת ה lw - נמצאת כעת בשלב מספר 4 והיא אמורה לבצע כתיבה לאוגר מספר 8, אולם היא עדיין לא הספיקה לעדכן אותו. lw כעת בשלב מספר 4, וצריכה להשתמש באוגר מספר 8 לטובת חישוב הכתובת. בו בזמן - פקודת ה lw נמצאת כעת בשלב מספר 5, וצריכה להשתמש באוגר מספר 8 לטובת חישוב הכתובת. כלומר התוכן שהפקודה lw לקחה מאוגר מספר 8 הוא תוכן לא עדכני. כיצד נוכל להתגבר על בעיה זו! נבחין בעובדה שהערך החדש של אוגר מספר 8, כבר חושב, ונמצא כרגע באוגר הביניים EX/MEM מכיוון שבמחזור השעון הקודם, כאשר הפקודה add הייתה בשלב 3 - היא כבר חישבה אותו והכניסה אותו לאוגר זה. אם כן אם נוכל לקחת את הערך החדש מהאוגר EX/MEM ולהעביר אותו לשלב 3 - הרי שהצלחנו לפתור את הבעיה. לשם כך נוסף לנו הרכיב הכתום - רכיב ההעברה קדימה שיודע לקחת ערכים עדכניים משלבים 4 ו 5 ולשים אותם במידת הצורך בכניסות של ה ALU, כיצד הוא עושה זאת!




 \cdot rs נתבונן בשרטוט - נבחין שלפני הכניסה העליונה ב ALU נוסף מרבב עם 3 כניסות, 3 כניסות אלו מייצגות 3 אפשרויות עבור האוגר

- . אפשרות ראשונה: הערך שהגיע ממקבץ האוגרים אפשרות זו מעידה שהערך במקבץ האוגרים הוא העדכני ביותר.
 - י אפשרות שנייה: הערך העדכני ביותר נמצא בשלב מספר 4 (כמו בדוגמה שעליה דיברנו עם פקודת ה add)
 - אפשרות שלישית: הערך העדכני ביותר נמצא בשלב מספר 5 (למשל ערך שהגיעה מהזיכרון).


נתבונן ביחידת ההעברה קדימה:

- בשלב מספר s ואת מספר האוגר של rs ואת מספר האוגר של rt איא מקבלת את מספר האוגר של
- אל הפקודה משלב $^{+}$, ואת RegWrite של הפקודה משלב $^{+}$.
 - .4 היא מקבלת את מספר האוגר שצריכה להתבצע בו כתיבה של הפקודה שנמצאת בשלב
 - ומקבלת את מספר האוגר שצריכה להתבצע בו כתיבה של הפקודה שנמצאת בשלב 5.




כיצד יחידת ההעברה קדימה יודעת לבחור!

- היא בודקת האם הפקודה משלב 4 אמורה בכלל לבצע כתיבה במקבץ האוגרים. (אחרת בכלל אין התנגשות)
- בו. ALU היא בודקת האם מספר האוגר rs של שלב 3 שצריך להיכנס ל בוALU הוא אותו מספר אוגר שהפקודה משלב 4 צריכה לכתוב בו
 - אם התשובה ל-2 השאלות הללו היא ״כן״ אז יש בשלב 4 ערך עדכני יותר, ולכן יחידת ההעברה קדימה תיכנס לפעולה, ותבחר באפשרות האמצעית של המרבב את שמה של כניסה זו סימנו להיות "rs-4" כדי לסייע לכם התלמידים לזכור, שמדובר בערך עדכני של האוגר rs, שהגיע משלב מספר 4.
 - ."rs-5" בדיקה זהה תתבצע ותבדוק האם יש צורך לבצע העברה קדימה משלב 5. לשם כך יש למרבב גם את הכניסה



- ס לסקרנים שבינכם השואלים מה יקרה אם יש יהיה ערך עדכני לאוגר מספר 8 גם בשלב מספר 🔾 - אוגם בשלב מספר 5, אל דאגה! נזכור שבמצב זה הערך משלב 4 הוא העדכני יותר מבין שניהם וזאת מכיוון שהוא מגיע מאוחר יותר כרונולוגית. ולכן הערך שמגיע ממנו ייבחר.
- תתבצע גם בדיקה ALU בצורה דומה כמו שבדקנו האם יש ערך עדכני יותר עבור הכניסה של rs בצורה באס יש ערך בדיקה ${f \diamondsuit}$ מקבילה על האם יש ערך עדכני יותר עבור הכניסה של rt ל ALU, ובמידת הצורך - תתבצע העברה קדימה גם שם.
- בשלב 4 לפקודת ה lw בדוגמה שהצגנו תתבצע העברה קדימה של ערך אוגר 8 העדכני מפקודת ה add בשלב 4 לפקודת ה
- . כמו כן נשים לב שקווי הבקרות של שלב ה EX בהן נעשה שימוש לא ימשיכו לזרום הלאה. לדוגמה קו הבקרה של המרבב שאינו מופיע בשרטוט, ובוחר בין ערכי rt האפשריים לבין הערך המיידי שומש ולכן אין בו עוד צורך.



מחזור השעון הרביעי:

פקודה

or \$11, \$12, \$13

add \$8, \$9, \$10

lw \$7, 100(\$8)


בשלב 4 בו אנו נמצאים כעת, אין שינוי מיוחד בהשוואה למעבד החד מחזורי, תתבצע קריאה מזיכרון הנתונים.

- 3 כשהפקודה הייתה בשלב ALU והגיע במקור באלב והגיע מאוגר הביניים אוגר הביניים בשלב במקור מה

חוזר גם אחורה למרבבים שנמצאים בכניסות של ה ALU לטובת אפשור של העברה קדימה במידת הצורך כמו שהסברנו בשלב הקודם. בסיום מחזור שעון זה - המידע שהגיע מזיכרון הנתונים, תוצאת ה ALU וכן מספר האוגר

בסיום מוזור שעון זה י המידע שהגיע מזיכרון הממנים, ומצאונדר ALO וכן מספר האוגו שבו צריכה להתבצע כתיבה מועברים כולם לאוגר הביניים MEM/WB. נשים לב שוב שמכיוון שהשתמשנו

בערכי הבקרות שקשורים לזיכרון - MemWrite ו MemRead, כבר אין לנו צורך בהם, ולכן הם אינם מועברים לקראת שלב 5, אלא רק הבקרות של שלב ה WB.



:מחזור השעון החמישי


בשלב 5 בו אנו נמצאים כעת, תתבצע כרגיל בחירה מהיכן לקחת את המידע שייכתב במקבץ האוגרים –

האם מזיכרון הנתונים או מהערך שיצא מה ALU, הבחירה תיעשה באמצעות קו הבקרות שלקחנו איתנו מאוגר הביניים. בדוגמה שלנו תיבחר כמובן האפשרות של מידע מזיכרון הנתונים (שהרי מדובר בפקודת lw).

כמו כן מספר האוגר שאליו צריכה להתבצע כתיבה, אותו לקחנו איתנו - יכנס בחזרה למקבץ האוגרים, ובו הערך ייכתב.

קו הבקרות הנוסף שלקחנו איתנו הוא RegWrite והוא יכנס למקבץ האוגרים כדי לסמן לו האם בכלל צריכה להתבצע כתיבה.

- עולה השאלה איך יכול להיות שבאותו שעון גם תתבצע כתיבה במקבץ האוגרים (בגלל הפקודה שנמצאת בשלב מספר 5) ו 🦠 גם תתבצע קריאה ממקבץ האוגרים של הפקודה שנמצאת בשלב מספר 2! ובפרט מה יקרה אם מדובר על אותו אוגר שצריך גם לכתוב בו וגם לקרוא ממנו!
- התשובה לכך היא שכתיבה / קריאה ממקבץ האוגרים הן פעולות מהירות שניתן לבצע את שתיהן באותו מחזור שעון. לפיכך תמיד תתבצע קודם כל הכתיבה של הערך משלב




נחשוב לרגע על פיתרון ההעברה קדימה שיצרנו. הוא נועד לאפשר לנו להמשיך להריץ את הפקודות כך שהן יקבלו את הערכים העדכניים שהן צריכות, גם מבלי לחכות עד לסיומן. לעיתים העברה קדימה משלב 4/5 לשלב מספר 3 אינה מספיקה, מכיוון ששורת הקוד הבאה, צריכה את המידע של הערך העדכני בשלב **מוקדם** אף יותר משלב 3. למשל בדוגמה שלנו –

הערך החדש שאמור להיכתב באוגר מספר 7 בפקודת ה lw , יצא מזיכרון הנתונים רק ב σ יום מחזור השעון הרביעי,

7 שבאה אחריה ונמצאת לכאורה בשלב השלישי צריכה את הערך אוגר מספר sub אך פקודת ה - load use כבר בתחילת מחזור השעון הרביעי, ולכן העברה קדימה לא תעזור במקרה זה. סיכון נתונים ספציפי זה שנקרא יכול לקרות רק בפקודות lw ועל כן כדי למנוע אותו, עלינו להכניס השהייה, ובאנגלית stall. ההשהייה מכונה

 $_{
m lw}$ גם בועה bubble והיא בעצם הכנסה של פקודת סרק שלא עושה כלום,למשך מחזור שעון אחד לאחר פקודת ה



מספר פקודה	פקודה בפועל
1	or \$11, \$12, \$13
2	add \$8, \$9, \$10
3	lw \$7, 100(\$8)
4	השהייה
5	sub \$8, \$7, \$3


לשם כך נדבר כעת על רכיב חדש - יחידת איתור הסיכונים - HDU. : יחידה זו מקבלת את קו הבקרה MemRead של הפקודה שנמצאת בשלב 3, את מספר האוגר rt של הפקודה בשלב מספר 3,

- : של הפקודה משלב 2. בועה תיכנס בהינתן התנאים הבאים rs,rt של הפקודה משלב 2. בועה מספרי האוגרים rs,rt של הפקודה משלב 2. בריכה לקרוא מהזיכרון (lw לכן הבקרה 2 צריכה לקרוא מהזיכרון בקודה כמו
 - מספר האוגר שהפקודה משלב 3 (ה lw) צריכה לכתוב בו הוא אחד מהאוגרים rs/rt שהפקודה שנמצא בשלב 2 צריכה להשתמש בהם.

ומה בעצם אומרת בועה? בועה היא איפוס של כל קווי הבקרות שהפקודה משלב 2 תיקח איתה לכל אורך הדרך – כלומר בפרט לא תתבצע כתיבה בזיכרון או כתיבה במקבץ האוגרים ולכן הפקודה לא תגרום לשום שינוי מעשי.

ALU אולם חשוב לדעת שהערכים של הפקודה בשלב 2 שהופכת לבועה כן ממשיכים לזרום הלאה במעבד וכן עוברים חישובים ב

איפוס קווי ייעשה ע"י מרבב שנמצא בשלב 2 ומחליט איזה ערכי בקרות להעביר הלאה האם לקחת את קווי הבקרות הרגילים של הפקודה משלב 2! או לחילופין לשים '0' בכל הבקרות לטובת השהייה.



1	or \$11, \$12, \$13
2	add \$8, \$9, \$10
3	lw \$7, 100(\$8)
4	sub \$8, \$7, \$3
מספר פקודה	פקודה בפועל
1	or \$11, \$12, \$13

פקודה בתכנון

add \$8, \$9, \$10

lw \$7, 100(\$8)

השהייה

sub \$8, \$7, \$3

מספר פקודה

כעת נדבר על סיכוני בקרות, ועל פתרונם כפי שמוצג בתצורת המעבד הסופית שנלמדת בקורס.

סיכוני בקרות קיימים במקומות שבהם יש פקודת קפיצה לכתובת אחרת. במקרה זה

הפקודה שמגיעה אחרי פקודת הקפיצה לא צריכה להתבצע. נתבונן בדוגמה שמופיעה בצד שמאל,


ונניח שערכי האוגרים \$11 ו- \$12 הם 5. במקרה זה הקפיצה של פקודת ה beg צריכה להתבצע מכיוון שהאוגרים שווים.

אולם לעומת המעבד החד מחזורי, בדיקת השוויון שמצריכה פקודת ה beg הוקדמה משלב 3 לשלב 2,

וזאת כדי לצמצם את כמות ההשהיות שפקודת זו תצריך. אם כן נקודת הזמן עליה נתבונן כרגע היא כאשר פקודת ה beg נמצאת בשלב מספר 2, כזכור, כן צריכה להתבצע קפיצה לפקודה מספר 5, אולם בינתיים הספיקה פקודה מספר 2 - ה add להיכנס לשלב מספר 1,

זו כמובן בעיה שהרי פקודה זו לא אמורה לזרום בצנרת, מה נוכל לעשות כדי להימנע מטעויות?

מכיוון שהפקודה כבר נכנסה למערכת. לא נוכל להוציא אותה החוצה, אך נוכל לתת לה להמשיך לזרום בצנרת מבלי שתהיה לה השפעה על הזיכרון ועל האוגרים, נוכל לעשות זאת על ידי איפוס כל הסיביות שלה, כלומר קידוד הפקודה שתתקבל יהיה 32 אפסים. פעולה זו נקראת יישטיפה - flushיי.




מספר פקודה	פקודה
1	beq \$11, \$12, L2
2	add \$8, \$9, \$10
3	sub \$8, \$9, \$10
4	sw \$5, 20(\$12)
<mark>5</mark>	L2: add \$8, \$9, \$10
6	sub \$8, \$7, \$3

: הבקרה הראשית היא האחראית על ביצוע השטיפה לפקודה שמגיעה אחרי ה beq במידת הצורך, נסביר איך היא עושה זאת

.beq שהיא מקבל היא תדע האם זו פקודה מסוג opcode בעזרת ה

במחזור השעון הבא לשלב מספר 2 יהיו 0. זה נעשה כך:

- התוצאה של המשווה שנמצא בשלב 2 ומשווה בין 2 האוגרים, נכנס לבקרה גם כן, כך היא יודעת האם צריכה להתבצע קפיצה. אם התשובה ל-2 שאלות אלו היא ייכןיי אזי עלינו לבצע שטיפה, ולהפוך את כל הסיביות של הפקודה שתיכנס
 - . קו הבקרה IF/Flush יאפס בסוף פעימת השעון את האוגר IF/ID כתוצאה מכך הסיביות שיוזרמו לשלב 2 יהיו אפסים.
 - .beq שנמצא לפני אוגר ה PC יבחר הפעם את כתובת הקפיצה שהגיעה מהפקודה PC src שנמצא לפני אוגר ה



מספר פקודה	פקודה
1	beq \$11, \$12, L2
2	add \$8, \$9, \$10
3	sub \$8, \$9, \$10
4	sw \$5, 20(\$12)
<mark>5</mark>	L2: add \$8, \$9, \$10
6	sub \$8, \$7, \$3

מריגות:

: אירוע לא צפוי במעבד, לדוגמה (exceptions) - אירוע לא


- 2 א מוגדר זיהוי של חריגה כזו תקרה בשלב opcode
- גלישה בפעולת חיבור או חיסור זיהוי של חריגה כזו תקרה בשלב 3

פסיקות (interrupts) - אירוע לא צפוי במעבד, שנגרם מסיבה חיצונית.

לאחר זיהוי החריגה, עלינו לשטוף גם את הפקודה שבה התבצעה החריגה, וגם את הפקודות שכבר הספיקו להיכנס למערכת אחריה.


- beq. כפי שעשינו בפקודות שנמצאת בשלב 1, נהפוך אותה לפקודת אפסים (nop) כפי שעשינו בפקודות 🦫
 - כדי לשטוף פקודה שנמצאת בשלב 2, נוסף שער OR לפני המרבב שקובע את ערכי קווי הבקרות.

כזכור מרבב זה בוחר בין קווי הבקרות הרגילים, לבין איפוס של קווי הבקרות. שער ה or יבחר לאפס את קווי הבקרות אם צריכה להתבצע בועה כמו בפקודה מסוג lw או אם מדובר במצב של חריגהי Detection מה שיעיד על מצב של חריגה יהיה קו הבקרה ID.FLASH שהבקרה הראשית מוציאה. Unit



- : אז נרצה לשטוף גם אותה, לשם כך נוספו (למשל בגלישה של חיבור) אז נרצה לשטוף גם אותה, לשם כך נוספו \succ
 - .0 מרבב עבור קווי הבקרות שמיועדות לשלב ה Mem ובוחר בין הקווים הרגילים לבין 0. ■
 - מרבב עבור קווי הבקרות שמיועדות לשלב ה WB ובוחר בין הקווים הרגילים לבין 0.
 - יהוא יפעל כשיש חריגה. EX.Flush קו הבקרה שיגרום למרבבים לבחור נכונה הוא קו חדש שנקרא
 - PC נוספה הכתובת משים את כתובת הפקודה הבאה עבור את כתובת שלמרבב שבוחר את כתובת בחיגות.
- במקרה שיש חריגה, נרצה לשמור את הכתובת של הפקודה שגרמה לחריגה. הכתובת תישמר באוגר שנקרא EPC. נשים לב שהכתובת של הפקודה שבה אירעה החריגה כבר עברה הגדלה ב 4, ולכן נצטרך לחסר ממנה 4 כדי לחזור לכתובת המקורית.
- . יחידת הבקרה תוציא כפלט גם את הסיבה לחריגה, זה יתבצע באוגר Cause. במימוש המצומצם שלנו יש רק 2 סיבות לחריגה, ולכן

ניתן להסתפק במרבב נוסף שיכנסו אליו 2 מספרי החריגות האפשריות, קו בקרה למרבב שיבחר איזה מספר חריגה, וקו בקרה שמאפשר כתיבה לאוגר ה Cause. התאמת חומרה זו איזה מופיעה בשרטוט, כדי למנוע סרבול.



ברכותיי, כעת יש בידיכם את כל המידע הדרוש, כדי להבין את עבודת המעבד ב-2 תצורותיו - זו החד מחזורית, וזו המוצנרת.

