

400MS/s · 10bit SAR ADC 问题汇总报告

原报告内容整理 + 检查意见 + 问题解答 | 2026-08-17

目录

- 第一部分 原报告内容（系统电路·栅压自举开关·比较器）
- 第二部分 报告检查意见
- 第三部分 问题解答（栅压自举开关 4 问）
- 第四部分 问题解答（比较器 3 问）
- 第五部分 总结与后续建议

第一部分 原报告内容

1 整体 SAR ADC 电路与仿真电路

1.1 整体 SAR ADC 电路

整体电路采用顶极板采样方式，电容阵列单位电容值 1fF，单边容值 256fF。采样速度 400MHz，采样时钟占空比 1/4：采样时间 625ps，逐次逼近时间 1875ps，每 bit 分配时间 187.5ps；考虑裕量后每 bit 定为 160ps（比较时间 + 逻辑响应时间 + 电容电平建立时间）。输入信号激励：共模电平 500mV，摆幅 450mV 的差分输入。

1.2 仿真电路与输入激励




图 1-1 SAR ADC 输入信号与采样时钟信号（P29 插图）

上图所示为该 SAR ADC 的输入信号和采样时钟信号。

2.1 栅压自举开关电路






图 2-2 栅压自举开关电路 (下)

上图所示为该栅压自举开关电路。仿真时进行全差分仿真，目前关注主开关管 V_{gs} ——原则上 V_{gs} 应为 VDD，实际仿真中存在波动，但波动需控制在什么范围尚不确定。另一指标为 ENOB 性能：理论上 10bit SAR ADC 需要栅压自举开关 ENOB 做到 10bit 以上。

2.2 栅压自举开关仿真电路




图 2-3 栅压自举开关仿真电路

输入信号的频率与幅度与 SAR ADC 整体输入相同；负载为电容阵列，单个电容阵列容值 512fF。

2.3 低频仿真结果（输入 $9.375\text{MHz} = 3 \times f_s/128$ ）




图 2-4 低频 Vgs 波形（波动约 10mV）

上图为输入 9.375MHz 时的 V_{gs} ，波动差约 10mV。




图 2-5 低频输出跟随输入波形

上图为输入 9.375MHz 时输出与输入的跟随情况。




图 2-6 低频 FFT 结果 (ENOB $\approx$ 13.5 bit)

低频输入下 FFT 仿真 ENOB 为 13.5bit。

2.4 高频仿真结果 (输入 196.875MHz，奈奎斯特频率附近)




图 2-7 高频 Vgs 波形 (波动约 3mV)

上图所示奈奎斯特频率输入时的 Vgs 波形，波动为 3mV。




图 2-8 高频输出跟随输入波形

上图为输入 196.875MHz 时输出与输入的跟随情况。




图 2-9 高频 FFT 结果 (ENOB ≈ 10.5 bit)

奈奎斯特频率输入下 FFT 仿真 ENOB 为 10.5bit, 比低频时低。

2.5 栅压自举开关模块问题总结

1. 栅压自举开关的仿真指标除了 V_{gs} 和 ENOB 外还有别的指标吗?
2. V_{gs} 在全 corner 下仿真需要控制的波动范围是多少?
3. 奈奎斯特频率下 ENOB 为 10.5bit, 裕量是否不够? 如不够需提升到多少, 有何办法提升?
4. 该模块后仿是否需做到和前仿一致的指标?

2.6 比较器电路




图 2-10 Strong-arm 结构比较器

上图所示为该 strong-arm 结构比较器。

2.7 比较器回踢噪声对输入信号的影响仿真




图 2-11 比较器回踢噪声对输入信号的影响仿真

将比较器放入整体 SAR ADC 中仿真，观察比较器输入信号建立情况如上图所示。

2.8 比较器模块问题总结

1. 比较器通常需要仿哪些指标：功耗、offset、比较速度、回踢噪声？
2. 回踢噪声的仿真方法？
3. 该结构比较器如何降低回踢噪声？有哪些优化方法？

第二部分 报告检查意见

整体评价：报告结构完整（系统级 → 子模块 → 问题清单），有电路图、波形与 FFT 结果佐证，问题提得有针对性和工程价值。以下为需注意的要点：

项目	问题描述	处理建议
容量表述不一致	1.1 节写单边容值 256fF，2.2 节写单个电容阵列 512fF	若是差分结构（单边 256fF、差分合计 512fF），建议统一口径说明，避免歧义
采样带宽未核算	采样时间仅 625ps，10bit 精度要求 RC 建立到 0.5 LSB（约 7.6 个 τ ）	负载 512fF 时 R_{on} 需 $\leq$ 约 160 Ω ，建议补充该隐含约束的核算
缺孔径抖动指标	196.875MHz 输入下 10bit 对时钟抖动要求约 $\leq 1ps$	高频 ENOB 掉到 10.5bit，抖动很可能是主因之一，建议补充抖动预算
文字笔误	2.7 节"护体噪声"应为"回踢噪声"；"顶极板采样"建议统一为"顶板采样"	修正错别字，统一术语
时间裕量去向未分解	160ps/bit 的裕量分配（比较/逻辑/建立）未说明	建议补充分解，便于后续定位速度瓶颈

核心结论：报告的主要缺口是缺少「预算分配框架」（各模块 ENOB 贡献如何叠加）以及孔径抖动、采样带宽、比较器噪声等关键指标。

第三部分 问题解答——栅压自举开关 (2.5 节 4 问)

Q1: 除了 V_{gs} 和 ENOB, 还需要仿哪些指标?

指标	为什么重要	参考目标 (10bit/400M)
导通电阻 R_{on} 平坦度	R_{on} 随输入变化产生谐波, 直接限制 SFDR	输入全摆幅内 R_{on} 波动尽量小
采样带宽 / 建立时间	625ps 内建立到 0.5 LSB	$\tau \leq$ 约 80ps (视负载)
孔径抖动 / 采样时刻精度	高频输入下 ENOB 的天花板	抖动 $\sigma \leq$ 0.5–1ps
电荷注入 & 时钟馈通	采样瞬间注入 CDAC, 造成采样误差/失调	注入 $\Delta V <$ 0.5 LSB
谐波 / 失真 (THD/SFDR)	单独 FFT 定位失真来源 (R_{on} 非线性 vs 注入)	SFDR $>$ 70dB 左右
栅压自举管电压应力	自举后 $V_{gs} \approx 2 \times V_{DD}$, 栅氧可靠性	各管 V_{gs}/V_{gd} 不超过工艺限值
功耗	自举电容充电功耗	视预算
Corner / 温度 / 电源扫描	确保全工艺角达标	各 corner 均满足上述指标

解答:

不能只看 V_{gs} 波动和 ENOB。至少补齐 **R_{on} 平坦度、采样带宽 (τ)、电荷注入/馈通、孔径抖动** 四项, 其中后两项直接影响高频性能。

Q2: V_{gs} 在全 corner 下应控制在什么范围?

不能只看 mV 数, 要折算成对采样精度的实际影响, 常用两个判据:

- R_{on} 相对变化判据:** V_{gs} 波动通过 $R_{on} \propto 1/(V_{gs}-V_{th}-V_{ds}/2)$ 引起 R_{on} 变化, 产生与信号相关的失真。10bit 设计希望 $\Delta R_{on}/R_{on} \leq 1\%$, 对应 $\Delta V_{gs} \approx 1\% \times (V_{gs}-V_{th})$; 若过驱动约 0.6–0.7V, 则 **ΔV_{gs} 控制在 5–10mV** 是合理的起步目标。
- ENOB 贡献预算判据:** 把开关的失真/噪声对总 SNDR 的贡献压在量化噪声以下约 10–15dB, 即开关单独 ENOB ≥ 11 –11.5bit。

建议做法: 用理想 V_{gs} 与实际 V_{gs} 各跑一次 FFT 对比 ENOB 差异; 再扫 ΔV_{gs} (5–20mV) 画「 ΔV_{gs} vs ENOB」曲线, 取 ENOB 开始明显滚降的点作为上限。通常 **SS / 低温 corner 最差** (自举电容充放电变慢)。经验起点: **全 corner 目标 $\Delta V_{gs} \leq 10$ mV (典型 TT 5–8mV)**, 再按曲线收紧。

Q3: 奈奎斯特频率下 10.5bit 裕量够不够? 怎么提升?

结论: 不够, 建议提升。

分析：各模块误差按预算分配叠加，开关单独 10.5bit 只留 0.5bit 预算，几乎无余量给其他模块。整体要做到 $ENOB \geq 9.5\text{bit}$ ，开关自身建议 **$ENOB \geq 11\text{bit}$** ，最好 11.5–12bit。低频 13.5bit 掉到高频 10.5bit 的 3bit 差距，主要来自：① 采样带宽不足 ($R_{on} \times CDAC$ 的 RC 滚降) ② 孔径抖动 ③ 高频下自举时钟建立变差。Vgs 波动高频反而更小 (3mV vs 10mV)，说明 Vgs 不是主因。

提升手段（按优先级）：

1. 降低采样网络 RC：加大主开关 W/L（自举电容同步加大），缩短走线寄生， τ 降到 80ps 以内；
2. 改善孔径抖动：低抖动时钟源/缓冲链，时钟域电源去耦，加抖动注入扫描确认限制因素；
3. 优化自举电容充电：保证采样期前充分预充到 VDD；
4. 减小电荷注入/馈通：加 dummy 管，必要时下极板采样补偿；
5. 确认高频 FFT 加窗正确，排除仿真设置引入的假性下降。

Q4：后仿是否要做到和前仿一致？

目标一致，但允许有明确量化的退化预算。

- 前仿/后仿的**指标项必须一致**（Vgs 波动、ENOB、SFDR、 R_{on} ），否则无法比较；
- 后仿因寄生（栅极电阻、节点电容、耦合）通常退化，**建议预算：后仿 ENOB 比前仿低 $\leq 0.5\text{--}1\text{bit}$ 可接受，前提是后仿仍 $\geq$ 系统预算值（如 11bit）**；
- 特别关注后仿中**自举开关栅极串阻**（显著增大 RC 与 Vgs 建立时间）和**时钟路径寄生**（影响孔径）。

第四部分 问题解答——比较器 (2.8 节 3 问)

Q1：比较器通常需要仿哪些指标？

指标	内容	10bit/400M 参考
失调 offset	系统失调 + 随机失调 (Monte Carlo 求 σ)	$1\sigma \leq 0.5-1 \text{ LSB}$ (可校准/冗余放松)
噪声 (常被漏掉)	输入参考热噪声 + 回踢共同影响判决	rms 噪声 $\leq 0.5 \text{ LSB}$ 量级
比较速度 / 延迟	小过驱动 (0.5 LSB) 下的锁存时间	160ps/bit 中比较占大头
功耗	每周期动态功耗 (400M 下占比可观)	视预算
回踢噪声	见 Q2/Q3	$\Delta V < 0.5 \text{ LSB}$
亚稳态	输入接近 0 时锁存不完	最小分辨率下能判决
输入共模范围	strong-arm 对共模敏感	覆盖 $500\text{mV} \pm 225\text{mV}$
迟滞 / 复位时间	复位是否完全、有无残留	复位时间 $< \text{数十 ps}$

建议至少补上「噪声」和「亚稳态/延迟曲线」，这两个是 strong-arm 在 SAR 里真正容易出问题的点。

Q2：回踢噪声的仿真方法？

方法	做法	特点
瞬态观察法 (最常用)	比较器接实际 CDAC 等效负载，输入加直流偏置 (共模 $500\text{mV} \pm \text{电平}$)，观察比较触发瞬间输入节点电压尖峰 ΔV ；分别在输入为 0 / 0.5 LSB / 满摆幅处测，取最大 ΔV	快速直观，判据： $\Delta V < 0.5 \text{ LSB}$ ($\approx 0.22\text{mV}$)
整体 SAR 对比法	在完整 SAR ADC 中观察比较器输入节点波形 (报告当前做法)，对比有无回踢影响	贴近实际，但问题定位难
蒙特卡洛 / FFT 法	回踢与输入电平相关，注入信号相关失真；在整体 FFT 中看谐波/底噪抬升量	量化整体影响

工程建议：先用方法 1 快速测 ΔV (在最差输入电平下测)，再用方法 2 在整体里验证； ΔV 接近 0.5 LSB 即需优化。

Q3：strong-arm 结构如何降低回踢噪声？

原理：回踢来自 ① latch 输出大摆幅经输入管 Cgd 耦合回输入；② 输入管开关瞬间沟道电荷注入。

方法	原理	代价
加前置放大器 (pre-amp)	输入级先放大，隔离 latch 与输入节点；最有效的常规做法	功耗、速度略降
加共栅隔离管 (cascode)	阻断 latch 摆幅到输入的直流通路，减小 Cgd 有效耦合	增加压摆、margin
双尾结构 (double-tail)	输入级与 latch 级分开、时钟不同相，回踢显著降低	结构略复杂
减小 latch 摆幅	不完全锁存到 rail，降低 ΔV 耦合幅度	速度/失调权衡
对称版图 + 减小输入寄生	让回踢在差分对两侧对称抵消	纯版图手段，零电路代价
输入加小电容吸收	在输入节点加电容吸收注入电荷	降低比较速度，慎用

推荐路径：先确认 ΔV 实测值；若超 0.5 LSB，优先加 **pre-amp 或 double-tail**（回踢可降一个数量级），同时注意版图对称。400M 比较时间预算紧（160ps/bit），加 pre-amp 需核算延时增量，这也是 strong-arm 高速 SAR 常配双尾或隔离管的原因。

第五部分 总结与后续建议

- 1. 报告质量：**结构完整、问题提得准；主要缺口是预算分配框架、孔径抖动、采样带宽、比较器噪声等关键指标的补充。
- 2. 开关模块优先级：**先算清 τ 和抖动预算 $\rightarrow$ 补 Ron/带宽/抖动仿真 $\rightarrow$ 将高频 ENOB 从 10.5bit 提升到 $\geq 11\text{bit}$ 。
- 3. 比较器模块优先级：**补噪声和延迟曲线仿真 $\rightarrow$ 实测回踢 ΔV $\rightarrow$ 超标则上 pre-amp / double-tail。
- 4. 待办建议：**统一容量表述与术语；补充时间裕量分解表；将本文档中的预算分配表与指标清单回填至原报告。