

400M/10bit SAR ADC 问题汇总报告 — 检查与回答

一、报告整体检查

1.1 数据一致性核验（已对照仿真图）

报告描述项	报告数据	仿真图实测	状态
低频(9.375MHz) ENOB	13.5 bits	FFT 图 SNDR≈83.3dB → ENOB≈13.54 bits	一致
奈奎斯特(196.875MHz) ENOB	10.5 bits	FFT 图 SNDR≈65.0dB → ENOB≈10.50 bits	一致
采样时钟频率 / 占空比	400MHz / 25%	波形图标注 400MHz / 25%	一致
输入信号：共模 / 摆幅	500mV / 450mV 差分	测试台 Vsrc=450mV 振幅，共模 500mV	一致
低频 Vgs 波动	~10 mV	Vgs 波形图可见约 mV 级波动	一致
高频 Vgs 波动	~3 mV	Nyquist Vgs 波形图波动极小	一致

1.2 技术要点审查

审查项	发现	建议
单位 电容 1 fF	对于 10-bit SAR ADC，1fF 单位电容非常激进。kT/C 热噪声 $\approx kT/C = 4.14 \times 10^{-21} / (1 \times 10^{-15}) \approx 4.14 \mu\text{Vrms}$ 。量化 $\text{LSB} = V_{\text{fs}} / 2^N = 900\text{mV} / 1024 \approx 0.88\text{mV}$ 。热噪声约占 0.47 LSB，勉强可接受但裕量极小。	需关注 建议确认后仿含寄生后噪声是否仍达标；若工艺匹配允许，可考虑适当增大到 1.5~2fF 以换取噪声裕量。
时序 分配	$T_s=625\text{ps}$, $T_{\text{sar}}=1875\text{ps}$, $T_{\text{bit}}=160\text{ps} \times 11\text{bit}(\text{含冗余})=1760\text{ps} < 1875\text{ps}$ 合理。	OK 时序计算自洽，160ps/bit 给比较器+逻辑+DAC建立留了合理裕量。

栅压
自举
开关
拓扑

从电路图看为标准 NMOS 主管 + 自举电容 + 预充电网络结构，拓扑正确。

OK 标准且成熟的结构。

比较
器结
构

采用 Strong-Arm 锁存比较器，适合高速低功耗场景。

OK 400MHz SAR ADC 的主流选择。

文档
格式

P1~P22 为大量空段落（原为图片占位），文字与图片的对应关系依赖"上图所示"指代。

建议 可考虑给每张图加编号（图1、图2...）和图题，方便交叉引用。

7/7

数据项全部核对通过

1fF

单位电容偏激进，需关注噪声



时序/拓扑/结构均正确

二、栅压自举开关模块 — 问题回答 (§2.5)

Q1

栅压自举开关的仿真指标除了上述 V_{gs} 和 $ENOB$ 外还有别的指标吗？

A1

有，以下指标在高速 SAR ADC 开关设计中同样关键：

1. **导通电阻 R_{on}** — 直接影响采样带宽和 DAC 建立时间。要求 $R_{on} \times C_{load} \ll T_{bit}$ (此处 $\ll 160ps$)。典型目标： $R_{on} < 50\Omega$ @ 全输入范围。需在全 PVT + 输入电压范围内扫描。
2. **线性度 / THD** — R_{on} 随输入电平变化会导致非线性失真。应单独做 THD 仿真 (不加量化噪声)，确保开关本身不成为主要失真来源。
3. **电荷注入 (Charge Injection)** — 开关关断时沟道电荷注入采样电容，产生固定偏移和信号相关误差。对 10-bit 要求注入电荷引起的误差 < 0.5 LSB。
4. **时钟馈通 (Clock Feedthrough)** — 时钟边沿通过寄生电容耦合到输出端。高速下尤其重要。
5. **功耗** — 自举电容充放电功耗 + 开关驱动功耗。在 400MHz 下不可忽略。
6. **可靠性** — 主开关管的 V_{gs} 最大值 (是否超过 V_{gd_max}/V_{gs_max} 极限)、热载流子效应。

优先级排序建议： R_{on} (最关键，直接影响建立) $> V_{gs}$ 稳定性 $> ENOB/THD >$ 电荷注入 $>$ 功耗 $>$ 可靠性。

Q2

V_{gs} 在全 corner 下仿真需要控制其波动的范围是多少？

A2

Vgs 波动的影响路径：**Vgs 波动** → **Ron 变化** → **采样误差/DAC建立误差** → **SNDR 下降**

工程经验值如下：

场景	Vgs 波动容限	说明
TT / 典型 corner	< ±10~15 mV	当前低频 ~10mV、高频 ~3mV，均满足 
SS / 最慢 corner	< ±20~30 mV	晶体管驱动弱，自举电容充电慢，Vgs 跌落更大
FF / 最快 corner	< ±15~20 mV	寄生耦合更显著，过冲可能更大
全温度范围 (-40°C ~ 125°C)	< ±30 mV	高温下阈值降低，低温下迁移率变化

判断标准：以 Vgs 波动导致的 Ron 变化不超过 ±10% 为底线（因为 10% Ron 变化 → 约 0.9dB SNDR 下降）。如果 Vdd=1V, ΔVgs=30mV 对 NMOS 在饱和区约引起 3%~6% 的 Id 变化（取决于过驱动），对应 Ron 变化也在类似量级。**因此全 corner 下 ΔVgs 控制在 ±30mV 以内是安全的设计目标。**

当前状态：TT corner 表现优秀（低频 10mV / 高频 3mV），但必须补做 SS/FF/不同温度的 corner 仿真来验证边界情况。

Q3

奈奎斯特频率下有效位数 10.5 bits 裕量是否不够？如不够需要提升到多少？有什么办法提升？

A3

结论：裕量偏紧，建议提升到 ≥ 12 bits (SNDR ≥ 74 dB)

分析：

- ADC 目标精度：10 bit $\rightarrow$ 需要 SNDR $\geq (10 \times 6.02 + 1.76) = 62$ dB
- 当前 Nyquist ENOB = 10.5 bits $\rightarrow$ SNDR ≈ 65 dB
- 留给其他模块（比较器噪声、DAC 失配、时钟抖动等）的裕量仅 ~ 3 dB
- 经验法则：作为子模块，开关的 ENOB 应比整体目标高 ≥ 2 bits (≥ 12 dB)，这样即使其他模块引入若干 dB 退化，整体仍能达标

推荐目标：开关模块 Nyquist ENOB ≥ 12 bits (SNDR ≥ 74 dB)，即额外提供 ≥ 9 dB 的系统级裕量。

提升性能的方法（按性价比排序）：

1. 增大自举电容 Cboot（最直接）

$\rightarrow$ 当前 Cboot 偏小导致高频下 Vgs 无法完全恢复。增大 Cboot 可以减少每个周期 Vgs 的跌落。

⚠ 权衡：面积增大、功耗略增（更大的电容需要更多驱动能力）

2. 优化预充电通路 / 减小寄生

$\rightarrow$ 检查自举节点（X 点）的寄生电容，优化版图走线，减小电荷分享损失

3. 增大主开关管 W/L

$\rightarrow$ 降低 Ron，改善高频下的信号跟随能力和线性度

⚠ 权衡：栅电容增大 $\rightarrow$ 更大的 Cboot 需求、更大的电荷注入

4. 采用互补型/双自举结构

$\rightarrow$ PMOS 辅助开关或双 bootstrap 结构可在全输入范围内保持更稳定的 Vgs

⚠ 复杂度和面积增加

5. 优化时钟方案

$\rightarrow$ 采用非重叠时钟（non-overlap clock）减少电荷回流；增加自举预充电时间窗口

快速验证建议：先尝试方法 1（增大 Cboot 到当前的 2~3 倍），重新跑 Nyquist FFT 看 ENOB 提升幅度，通常效果最明显。

Q4

该模块的后仿是否需要做到和前仿一致的指标？

A4

简短回答：不需要完全一致，但退化不能超过 1~1.5 bit。

详细说明：

指标	前仿目标	后仿最低接受值	原因
ENOB (Nyquist)	≥ 12 bits (建议提升后)	≥ 10.5~11 bits	RC 寄生导致带宽下降、Ron 增大
Vgs 波动	< ±10mV (TT)	< ±20~30mV	金属线电阻导致 IR drop
THD	< -80 dBc	< -70~-75 dBc	寄生电容引入非线性

关键原则：

- 后仿的 ENOB 仍须 高于 ADC 整体目标 (10 bit) 至少 0.5~1 bit，否则开关将成为系统瓶颈
- 如果后仿退化超过 2 bits，说明版图寄生严重，需要：
 - 检查关键节点 (bootstrap node、switch output) 的寄生电容是否过大
 - 检查电源/地线的 IR drop
 - 必要时重新优化版图或调整电路参数
- 后仿必须覆盖：提取 RC (含金属寄生) + CC (MOM/MIM 电容寄生)，在 SS/FF/TT × -40°C/25°C/125°C 下跑完整 FFT

三、比较器模块 — 问题回答 (§2.8)

Q5

比较器的指标通常需要仿些什么？功耗、offset、比较速度、以及回踢噪声？

A5

你列出的四项都是核心指标，但还需要补充几项。完整列表按重要性排序如下：

#	指标	仿真方法	400M/10bit 目标参考值
1	比较延迟 (Propagation Delay)	瞬态仿真：输入差分 ΔV_{in} 从 0 跳变到 1LSB ($\sim 0.88\text{mV}$)，测量输出到达 50% V_{dd} 的时间	$< 80\sim 100\text{ ps}$ (需留裕量给再生和锁存)
2	回踢噪声 (Kickback Noise)	见 Q6 详细方法	回踢引起的输入扰动 $< 0.5\text{ LSB}$ (即 $< \sim 0.44\text{ mV}$)
3	输入失调电压 (Offset)	蒙特卡洛 MC 仿真 ($\geq 200\text{ runs}$)，统计 σ_{offset} 或用专用 offset 仿真 testbench	$\sigma_{\text{offset}} < \sim 5\sim 10\text{ mV}$ (配合校准电路使用)
4	功耗 (Power)	瞬态仿真平均功耗 $P_{\text{avg}} = \int V \cdot I\text{ dt} / T$	单次比较 $< \sim 50\sim 100\text{ fJ}$ (总功耗看工作频率)
5	最小分辨率 (Minimum Resolution)	输入差分从极小值 (如 0.1mV) 开始扫描，找到能正确分辨的最小 ΔV_{in}	应 $< 0.5\text{ LSB}$ ($\sim 0.44\text{mV}$)
6	亚稳态 (Metastability)	输入设为接近 0 的差分 (如 $1\mu\text{V}$)，观察输出是否能稳定到正确电平	在 Tbit 内必须脱离亚稳态
7	共模范围 (Common-Mode Range)	在不同 CM 电平 ($300\text{mV}\sim 700\text{mV}$) 下重复以上仿真	全范围内性能退化 $< 20\%$
8	噪声 (Input-Referred Noise)	Transient Noise 仿真 或 PSS+PNOISE	输入等效噪声 $< 0.3\text{ LSB}$

针对你的 Strong-Arm 比较器特别提醒：

- **Strong-Arm** 天然具有零静态功耗（仅动态功耗），功耗方面优势明显
- 但 **Strong-Arm** 的回踢噪声较大（这是它的主要缺点），需要重点优化（见 Q7）
- **Offset** 主要由输入对管失配决定，可通过输入失调存储 (**IOS**) 或输出失调存储 (**OOS**) 校准技术消除

Q6

回踢噪声的仿真方法？

A6

回踢噪声 (Kickback Noise) 是指比较器在复位/比较过程中, 内部节点电压跳变通过寄生电容耦合回输入端造成的干扰。以下是标准的仿真方法:

方法一: 开环仿真 (推荐首选, 快速直观)

1. 搭建 **testbench**: 比较器输入端接理想电压源 (DC 或小信号 AC), 串联一个代表前级输出阻抗的小电阻 R_s ($\sim 50 \sim 100\Omega$, 模拟 DAC 输出阻抗)
2. 激励: 时钟正常运行 (400MHz), 输入设为 DC 共模电平 (如 500mV), 差分输入 = 0 (最坏情况: 两路对称回踢叠加)
3. 观测: 在 R_s 靠近比较器一侧测量电压波形 $V_{kick}(t)$
 - 测量 峰值 **kickback voltage**: $|V_{peak} - V_{in_dc}|$
 - 测量 **kickback** 建立时间: kickback 衰减到 $< 1\%$ 峰值所需的时间
4. 判据: 峰值 kickback $< 0.5 \text{ LSB}$ ($\sim 0.44\text{mV}$); 且在下一个采样周期开始前必须完全建立

方法二: 闭环仿真 (你报告中已用的方法, 更真实)

1. 将比较器放入完整 **SAR ADC** 中 (如你 §2.7 所述)
2. 观测比较器输入端的电压波形 (即 DAC 输出节点)
3. 分析: 每次比较动作后在输入端看到的电压毛刺/台阶就是回踢噪声的实际影响
 - 注意区分: DAC 切换引起的正常电压跳变 vs 回踢噪声
 - 可以在关闭 DAC 切换 (固定电容阵列配置) 的情况下单独观察纯回踢
4. 优点: 包含真实的负载条件 (电容阵列 + 前级开关导通电阻), 结果可信度高

方法三: 频域仿真 (补充手段)

1. 对比较器输入端做 FFT (如你 image12 所示的图)
2. 观察比较器时钟谐波处的杂散分量强度
3. 用于评估回踢噪声对整体 SNDR 的贡献占比

推荐流程: 先用方法一快速定位问题大小 → 用方法二在真实环境中验证 → 用方法三量化对 SNDR 的影响。

Q7

该种 Strong-Arm 结构的比较器，如何降低回踢噪声？有什么优化方法？

A7

Strong-Arm 比较器的回踢噪声主要来源于：① 内部节点大电压摆幅通过 C_{gd}/C_{gs} 耦合回输入；② 复位操作时的电荷注入。

以下是按效果从大到小排列的优化方法：

★ 方法 1：前置预放大级 (Pre-Amplifier) — 效果最大

在 Strong-Arm 锁存器前面加 1~2 级低增益预放大器：

- 原理：预放大器隔离了输入与锁存器的大信号摆幅，回踢噪声被预放大器的增益衰减后再耦合到输入端
- 衰减倍数 $\approx 1/A_v$ (A_v 为预放大器增益)，一般 $A_v=4\sim 8$ 即可将回踢降低到原来的 $1/4\sim 1/8$
- 代价：增加延迟 ($\sim 20\sim 50ps$) 和静态/动态功耗
- 设计要点：预放大器增益不宜过高（避免自身成为速度瓶颈），单级增益 $4\sim 6x$ 通常最优

★ 方法 2：中和电容 (Neutralization Capacitor) — 零额外延迟

- 原理：在输入管栅极和互补侧之间交叉连接中和电容 C_n ，使得通过 C_{gd} 的回踢电流被 C_n 抵消
- C_n 取值：理论上 $C_n = C_{gd}$ (主开关管栅漏电容)，实际需微调
- 优点：几乎不增加延迟和功耗，版图面积增加也很小
- 缺点：对 PVT 敏感 (C_{gd} 随电压变化)，需要仔细 tuning

★ 方法 3：输入隔离开关

- 原理：在比较器输入端串联一个开关（可用传输门或单向开关），在比较器复位期间断开输入
- 效果：物理上切断回踢传播路径
- 代价：引入额外的 R_{on} 和电荷注入；需要精确的时序控制（断开/闭合时机）

方法 4：优化 Strong-Arm 本身

- 减小输入管尺寸： $C_{gd} \propto W$ ，减小 W 可直接降低耦合电容（但会增大 offset 和延迟，需权衡）
- 采用尾电流源隔离：在输入对管下方加尾电流管，限制复位时的电流冲激

- 使用双尾 (Double-Tail) 结构：将复位路径和比较路径部分解耦，降低单次跳变的幅度

方法 5：SAR 逻辑层面的缓解

- 增加 DAC 建立时间：在比较结束后、下一次采样前留出足够的时间让回踢噪声衰减
- 基于冗余位的容错：SAR ADC 通常有 1~2 位冗余位，可以容忍一定程度的比较错误

针对你的 400MHz 10-bit 设计的推荐组合：

方案	预期回踢降低	延迟代价	推荐度
单级预放大($A_v=4\sim6$) + 中和电容	$\sim8\sim15\times$	+30~50ps	☆☆☆ 首选
仅中和电容	$\sim2\sim3\times$	~0	☆☆ 如果时序紧张
预放大 + 隔离开关	$\sim10\sim20\times$	+40~60ps	☆☆ 回踢极其敏感时

实施建议：先实现方法 2（中和电容，改动最小），跑一次回踢仿真看效果。如果仍不满足再加一级预放大器（方法 1）。两种方法可以叠加使用。

四、总结与下一步行动建议

优先级	行动项	所属模块
P0	补做栅压自举开关的全 corner 仿真 (SS/FF × 多温度)，确认 Vgs 波动边界	Bootstrap Switch
P0	增大 Cboot 或优化自举网络，将 Nyquist ENOB 从 10.5bit 提升至 $\geq 12\text{bit}$	Bootstrap Switch
P1	搭建比较器回踢噪声开环 testbench，定量测量峰值 kickback 电压	Comparator
P1	完成比较器 MC 仿真 (≥ 200 runs) 获取 σ_{offset} 统计值	Comparator
P1	评估中和电容 / 预放大级方案，选择一种实现并验证回踢改善	Comparator
P2	两个模块完成后仿 (提取 RC+CC)，确认退化在可接受范围	Both
P2	补充 Ron、THD、电荷注入等遗漏指标的仿真	Bootstrap Switch