
VHDL

Apuntes ejercicios

Describir en VHDL un circuito que multiplexe dos líneas (a y b) de un bit, a una sola línea (salida) también de un bit. La señal selec sirve para indicar que a la salida se tiene la línea a (selec = '0') o b (selec = '1').

Circuito implementado con puertas lógicas que realiza la función de multiplexación:



Pasos:

1º Definir (declarar) la entidad del circuito

2º Definir una o varias arquitecturas

3º Definir un "banco de pruebas"

1º Definir (declarar) la entidad del circuito → definir sus entradas y salidas:

```
entity mux is

port ( a: in bit;
 b: in bit;
 selec: in bit;
 salida: out bit);
end mux;
```

- 1º Definir (declarar) la entidad del circuito
- 2º: Definir una o varias arquitecturas:

Especifican el funcionamiento del módulo definido en la entidad.

Corresponde a un tipo de descripción:

estructural comportamental

de flujo de datos

Tipos de descripción:

Descr. Estructural: Especificar componentes del sistema y sus interconexiones

Descr.de flujo de datos: Descripción comportamental con ejecución concurrente de las sentencias

Decr. Comportamental: Especifica la funcionalidad del sistema: entradas, salidas y correspondencia entre ambas. Pueden describirse partes con instrucciones secuenciales

Tipos de descripción:

Descr. Estructural
Descr.de flujo de datos
Decr. Comportamental

Mayor nivel de abstracción

Ejercicio 2. 2º: Definir una o varias arquitecturas:

Descripción comportamental:

end comportamental;

```
--Arquitectura comportamental de mux
begin
  process (a, b, selec)
  begin
                                    Lista sensible
   if (selec = `0`)then
           salida <= a;
   else
           salida <= b;
   end if;
end process;
```

Las instrucciones del proceso se ejecutan cada vez que alguna de las señales de la lista sensible cambia

Ejercicio 2. 2º: Definir una o varias arquitecturas:

- Descripción estructural de mux:
- --Arquitectura estructural de mux architecture estructural of mux is component and2

 port (e1,e2: in bit; y:out bit); end component;

Descripción estructural de mux:

```
architecture estructural of mux is
  component and 2
   port (e1,e2: in bit; y:out bit);
  end component;
  component or 2
   port (e1,e2: in bit; y:out bit);
  end component;
  component inv
   port (e: in bit; y:out bit);
  end component;
```

Descripción estructural de mux:

Pasos:

1º definir los <u>componentes</u>: indicar sus entradas y salidas con <u>port</u>.

Los componentes deben tener una entidad y una arquitectura propia indicando su funcionamiento. Supondremos que ya están definidos. (Normalmente, en una librería separada).

29

Descripción estructural de mux:

Pasos:

1º los **componentes**: entradas y salidas con **port**.

2º Declarar como <u>señales</u> las conexiones entre componentes, nombrándolas.

Descripción estructural de mux:

Pasos:

- 1º los componentes: entradas y salidas con port.
- 2º Declarar señales
- 3º Instanciación:
 - .-Asignar a cada componente un nombre concreto
 - .-Definir su tipo de componente
 - .-Asignar las conexiones → interconectarán a los componentes entre sí.

- 1º Definir (declarar) la entidad del circuito
- 2º Definir una o varias arquitecturas
- 3º Definir un banco de pruebas para realizar la simulación

- 3º Definir un banco de pruebas para realizar la simulación
- --Banco de pruebas de la entidad mux entity t_mux is --no tiene entradas ni salidas end t_mux; architecture estimulos of t_mux is signal t_a,t_b,t_selec,t_salida: bit);

- 3º Definir un banco de pruebas para realizar la simulación
- --Banco de pruebas de la entidad mux entity t_mux is --no tiene entradas ni salidas end t_mux; architecture estimulos of t_mux is signal t_a,t_b,t_selec,t_salida: bit);

```
3º--Banco de pruebas de la entidad mux
  component mux
        port (a,b,selec: in bit; salida: out bit);
  end component;
   begin
mux1: mux port map (t_a,t_b,t_selec,t_salida);
process
   begin
  t a<='0';
  t b<='1';
  t selec<='0';
  wait for 20 ns;
```

```
3º--Banco de pruebas de la entidad mux
  wait for 20 ns;
  t selec<='1';
  wait for 20 ns;
  t a<='1';
  t b<='0';
  wait for 20 ns;
```

```
3º--Banco de pruebas de la entidad mux
     wait for 20 ns;
     t selec<='0';
     wait for 20ns;
     wait;
  end process;
end estimulos;
```

Prácticas VHDL→**ejercicios**


Descripción estructural **Ejercicio 2.** Bancos de pruebas


- Programas para comprobar el funcionamiento de un modelo VHDL
- Compuesto por:
 - Entidad
 - Arquitectura:
 - Una instancia del componente a probar
 - Procesos para generar secuencias de valores a las señales conectadas a la instancia del componente
 - Procesos para comprobar las señales de salida o bien se comprueban en el simulador


- Abrir sonata
- Crear nuevo workspace
- Crear los archivos con el código fuente:
 - File → New

••••

- save as → nombre (mux.vhd t_mux.vhd)
- Añadir archivos al proyecto:
 - Project → add files










- (mux.vhd t_mux.vhd)
- Compilar archivos: compile all y Smart build

- Ejecutar el simulador: Build and restart simulation
 - Seleccionar banco de pruebas t_mux como nivel superior (da igual entidad o arquitectura)
 - Seleccionar todas las señales (botón derecho, select all)
 - Arrastrarlas a signals
 - Correr la simulación





- Leer los valores de las señales picando con el ratón
- Finalizar la simulación



- 1º Definir (declarar) la entidad del circuito
- 2º: Definir una o varias arquitecturas:

Especifican el funcionamiento del módulo definido en la entidad.

Corresponde a un tipo de descripción:

estructural comportamental

de flujo de datos

Prácticas VHDL → ejercicios Descripción de flujo de datos

- Instrucciones que se ejecutan concurrentemente: Permiten ejecución paralela
- Las sentencias indican asignaciones a señales, conexiones, es como si fuera una única instrucción que se ejecuta contínuamente.
- Es más fácil sintetizar un circuito descrito en flujo de datos (RTL) que con mayor nivel de abstracción, ya que se corresponde más directamente con su implementación hardware que en una descripción secuencial