

# RELAZIONE ELETTRONICA DIGITALE

**TRACCIA:** SI RICHIEDE DI SCRIVERE IL CODICE VHDL DI UN SOMMATORE CARRY-SELECT CON OPERANDI UNSIGNED A 16-BIT E DEL TESTBENCH DA IMPIEGARE PER LA SIMULAZIONE BEHAVIORAL

IL CARRY-SELECT È UN CIRCUITO ADDIZIONATORE UTILIZZATO NELL'ELETTRONICA DIGITALE PER SOMMARE DUE NUMERI BINARI. È PROGETTATO PER RIDURRE IL RITARDO NEL CALCOLO DELLA SOMMA DI DUE NUMERI BINARI, SPECIALMENTE QUANDO I NUMERI SONO ABBASTANZA LUNGHI.


IN QUESTO CIRCUITO, SONO STATI UTILIZZATI TRE SOMMATORI RIPPLE CARRY A 8 BIT. IL PRIMO SOMMATORE CALCOLA LA SOMMA DEI BIT MENO SIGNIFICATIVI E PRODUCE SIA LA SOMMA PARZIALE CHE UN CARRY-OUT. GLI ALTRI DUE SOMMATORI LAVORANO SIMULTANEAMENTE AL PRIMO E GESTISCONO I BIT PIÙ SIGNIFICATIVI. UNO DI ESSI ASSUME UN CARRY-IN DI VALORE 0, MENTRE L'ALTRO ASSUME UN CARRY-IN DI VALORE 1. DI CONSEGUENZA, OGNI COPPIA DI BIT PIÙ SIGNIFICATIVI VIENE SOMMATA DUE VOLTE, UNA VOLTA CONSIDERANDO UN CARRY-IN DI VALORE 0 E L'ALTRA CONSIDERANDO UN CARRY-IN DI VALORE 1. PER CIASCUNA DI QUESTE COPPIE, È STATO UTILIZZATO UN MULTIPLEXER PER DETERMINARE QUALE DEI DUE RISULTATI DELLA SOMMA È CORRETTO, IN BASE AL VALORE DEL CARRY-OUT OTTENUTO DAL SOMMATORE PRECEDENTE. INFINE, UN ULTIMO MULTIPLEXER È UTILIZZATO PER SELEZIONARE TRA I DUE POSSIBILI CARRY DI USCITA DAI SOMMATORI DEI BIT PIÙ SIGNIFICATIVI E DETERMINARE QUALE DI ESSI DOVREBBE ESSERE CONSIDERATO COME CARRY DI USCITA COMPLESSIVO DEL SOMMATORE A CASCATA. LA SELEZIONE AVVIENE IN BASE AL VALORE DEL CARRY-IN ("C7") PROVENIENTE DAL SOMMATORE A 8 BIT MENO SIGNIFICATIVO.

FULL ADDER: CIRCUITO SOMMATORE IN GRADO DI SOMMARE 3 BIT: A,B E CIN, IL RIPORTO, E GENERA COME USCITA S E IL RIPORTO COUT

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity FullAdder is
5      Port ( A : in bit;
6            B : in bit;
7            Cin : in bit;
8            Cout : out bit;
9            S : out bit);
10 end FullAdder;
11
12 architecture Behavioral of FullAdder is
13     signal p,g: bit;
14     begin
15         Cout <= g when p='0' else Cin;
16         S <= p xor Cin;
17         p <= a xor b;
18         g <= a and b;
19     end Behavioral;

```




## N FULL ADDER IN CASCATA COSTITUISCONO UN RIPPLE CARRY A N BIT

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity RippleCarry is
5      Port( A: in bit_vector(7 downto 0);
6            B: in bit_vector(7 downto 0);
7            Cin: in bit;
8            Cout: out bit;
9            S: out bit_vector(7 downto 0));
10 end RippleCarry;
11
12 architecture Behavioral of RippleCarry is
13     component FullAdder is
14         port (A, B, Cin: in bit;
15               Cout, S: out bit);
16     end component;
17
18     signal C: bit_vector(8 downto 0);
19 begin
20     myFOR: for i in 0 to 7 generate
21         FAx: FullAdder port map(A(i), B(i), C(i), C(i+1), S(i));
22     end generate;
23
24     C(0) <= Cin;
25     Cout <= C(8);
26 end Behavioral;
27

```




MULTIPLEXER: COMPONENTE CIRCUITALE IN GRADO DI RICEVERE  $2^N$  SEGNALI IN INGRESSO, INSIEME A N SEGNALI DI CONTROLLO, CHE DETERMINANO QUALE TRA GLI INGRESSI DEVE ESSERE SELEZIONATO E INSTRADATO VERSO L'UNICA USCITA DEL CIRCUITO. UN MULTIPLEXER È COMUNEMENTE UTILIZZATO PER INSTRADARE UNO DEI SUOI INGRESSI IN USCITA IN BASE ALLO STATO DEI SEGNALI DI CONTROLLO.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity mux is
5      Port ( A: in bit;
6            B: in bit;
7            S: in bit;
8            cout: out bit);
9  end mux;
10
11 architecture Behavioral of mux is
12 begin
13     cout <= (A and (not S)) or (B and S);
14 end Behavioral;

```



## CARRY SELECT

```


1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity CarrySelect is
5      Port (
6          Acarry: in bit_vector(15 downto 0);
7          Bcarry: in bit_vector(15 downto 0);
8          Scarry: out bit_vector(16 downto 0));
9  end CarrySelect;
10
11 architecture Behavioral of CarrySelect is
12
13     component FullAdder is
14         Port ( A : in bit;
15               B : in bit;
16               Cin : in bit;
17               Cout : out bit;
18               S : out bit);
19     end component;
20
21     component RippleCarry is
22         Port (A: in bit_vector(7 downto 0);
23               B: in bit_vector(7 downto 0);
24               Cin: in bit;
25               Cout: out bit;
26               S: out bit_vector(7 downto 0));
27     end component;
28
29     component mux is
30         Port (A: in bit;
31               B: in bit;
32               S: in bit;
33               cout: out bit);
34     end component;

```

```

35
36 signal C7, Cout0,Cout1: bit;
37 signal Somma0,Somma1: bit_vector(7 downto 0);
38
39 begin
40   RippleCarry0: RippleCarry port map(Acarry(7 downto 0), Bcarry(7 downto 0), '0', C7, Scarry(7 downto 0));
41   RippleCarry1: RippleCarry port map(Acarry(15 downto 8), Bcarry(15 downto 8), '0', Cout0, Somma0);
42   RippleCarry2: RippleCarry port map(Acarry(15 downto 8), Bcarry(15 downto 8), '1', Cout1, Somma1);
43
44   myFor: for i in 0 to 7 generate
45     m: mux port map (Somma0(i), Somma1(i), C7, Scarry(8+i) );
46   end generate myFor;
47
48   multiplexer: mux port map (Cout0,Cout1,C7,Scarry(16));
49
50 end Behavioral;
51

```



# TESTBENCH: IMPLEMENTAZIONE VHDL UTILIZZATA PER SIMULARE IL FUNZIONAMENTO DEL CIRCUITO DESCRITTO NEL CODICE VHDL PRINCIPALE.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity simulazioneCarrySelect is
5
6  end simulazioneCarrySelect;
7
8  architecture Behavioral of simulazioneCarrySelect is
9      component CarrySelect is
10         Port (
11             Acarry: in bit_vector(15 downto 0);
12             Bcarry: in bit_vector(15 downto 0);
13             Scarry: out bit_vector(16 downto 0));
14         end component;
15
16         signal IA, IB: bit_vector(15 downto 0);
17         signal Somma: bit_vector(16 downto 0);
18     begin
19         IA <= "001101010101010";
20         IB <= "0101010111101010";
21
22
23         CarrySelectAdder: CarrySelect port map(IA, IB, Somma);
24     end Behavioral;
25 !

```

Name	Value	999,994 ps	999,996 ps	999,998 ps
> IA[15:0]	13658		13658	
> IB[15:0]	21994		21994	
> Somma[16:0]	35652		35652	

Name	Value	999,994 ps	999,996 ps	999,998 ps
> IA[15:0]	26		26	
> IB[15:0]	21952		21952	
> Somma[16:0]	21978		21978	

Name	Value	999,994 ps	999,996 ps	999,998 ps
> IA[15:0]	2		2	
> IB[15:0]	1		1	
> Somma[16:0]	3		3	

Name	Value	999,994 ps	999,996 ps	999,998 ps
> IA[15:0]	6402		6402	
> IB[15:0]	16129		16129	
> Somma[16:0]	22531		22531	

Name	Value	999,994 ps	999,996 ps	999,998 ps
> IA[15:0]	32711		32711	
> IB[15:0]	16382		16382	
> Somma[16:0]	49093		49093	

Name	Value	999,994 ps	999,996 ps	999,998 ps
> IA[15:0]	28743		28743	
> IB[15:0]	8318		8318	
> Somma[16:0]	37061		37061	

Name	Value	999,994 ps	999,996 ps	999,998 ps
> IA[15:0]	30663		30663	
> IB[15:0]	16382		16382	
> Somma[16:0]	47045		47045	

Name	Value	999,994 ps	999,996 ps	999,998 ps
> IA[15:0]	28672		28672	
> IB[15:0]	8192		8192	
> Somma[16:0]	36864		36864	

Name	Value	999,994 ps	999,996 ps	999,998 ps
> IA[15:0]	65535		65535	
> IB[15:0]	65535		65535	
> Somma[16:0]	131070		131070	

Name	Value	999,994 ps	999,996 ps	999,998 ps
> IA[15:0]	65535		65535	
> IB[15:0]	0		0	
> Somma[16:0]	65535		65535	