RELAZIONE ELETTRONICA DIGITALE


TRACCIA: SI RICHIEDE DI SCRIVERE IL CODICE VHDL DI UN SOMMATORE CARRY-SELECT CON OPERANDI UNSIGNED A 16-BIT E DEL TESTBENCH DA IMPIEGARE PER LA SIMULAZIONE BEHAVIORAL

IL CARRY-SELECT È UN CIRCUITO ADDIZIONATORE UTILIZZATO NELL'ELETTRONICA DIGITALE PER SOMMARE DUE NUMERI BINARI. È PROGETTATO PER RIDURRE IL RITARDO NEL CALCOLO DELLA SOMMA DI DUE NUMERI BINARI, SPECIALMENTE QUANDO I NUMERI SONO ABBASTANZA LUNGHI.

IN QUESTO CIRCUITO, SONO STATI UTILIZZATI TRE SOMMATORI RIPPLE CARRY A 8 BIT. IL PRIMO SOMMATORE CALCOLA LA SOMMA DEI BIT MENO SIGNIFICATIVI E PRODUCE SIA LA SOMMA PARZIALE CHE UN CARRY-OUT. GLI ALTRI DUE SOMMATORI LAVORANO SIMULTANEAMENTE AL PRIMO E GESTISCONO I BIT PIÙ SIGNIFICATIVI. UNO DI ESSI ASSUME UN CARRY-IN DI VALORE 0, MENTRE L'ALTRO ASSUME UN CARRY-IN DI VALORE 1.DI CONSEGUENZA, OGNI COPPIA DI BIT PIÙ SIGNIFICATIVI VIENE SOMMATA DUE VOLTE, UNA VOLTA CONSIDERANDO UN CARRY-IN DI VALORE 0 E L'ALTRA CONSIDERANDO UN CARRY-IN DI VALORE 1. PER CIASCUNA DI QUESTE COPPIE, È STATO UTILIZZATO UN MULTIPLEXER PER DETERMINARE QUALE DEI DUE RISULTATI DELLA SOMMA È CORRETTO, IN BASE AL VALORE DEL CARRY-OUT OTTENUTO DAL SOMMATORE PRECEDENTE.INFINE, UN ULTIMO MULTIPLEXER È UTILIZZATO PER SELEZIONARE TRA I DUE POSSIBILI CARRY DI USCITA DAI SOMMATORI DEI BIT PIÙ SIGNIFICATIVI E DETERMINARE QUALE DI ESSI DOVREBBE ESSERE CONSIDERATO COME CARRY DI USCITA COMPLESSIVO DEL SOMMATORE A CASCATA. LA SELEZIONE AVVIENE IN BASE AL VALORE DEL CARRY-IN ("C7") PROVENIENTE DAL SOMMATORE A 8 BIT MENO SIGNIFICATIVO.

FULL ADDER: CIRCUITO SOMMATORE IN GRADO DI SOMMARE 3 BIT: A,B E CIN, IL RIPORTO, E GENERA COME USCITA S E IL RIPORTO COUT


```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
2
 3
 Port ( A : in bit;
 6
              B : in bit;
              Cin : in bit:
              Cout : out bit;
 8
              S : out bit);
10 A end FullAdder;
11
12 🖯 architecture Behavioral of FullAdder is
13 ! signal p.g: bit;
14 begin
15
       Cout <= g when p='0' else Cin;
16
        S <= p xor Cin;
17
        p<=a xor b;
18
        g \le a and b;
19 dend Behavioral;
```



A.A. 2023/2024 2

N FULL ADDER IN CASCATA COSTITUISCONO UN RIPPLE CARRY A N BIT


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
     \mathbf{4}\ \dot{\ominus}\ \mathtt{entity}\ \mathtt{RippleCarry}\ \mathtt{is}
                                     Port( A: in bit_vector(7 downto 0);
                                                                      B: in bit_vector(7 downto 0);
                                                                     Cin: in bit;
                                                                     Cout: out bit;
                                                                      S: out bit_vector(7 downto 0));
12 \begin{picture}(120,0) \put(0,0){\line(0,0){12}} \put
13 🖨
                                component FullAdder is
                                               port (A, B, Cin: in bit;
14
15
                                                                       Cout, S: out bit);
16 🖨
                                      end component;
17 |
18
                                        signal C: bit_vector(8 downto 0);
19 | begin
20
                                      myFOR: for i in 0 to 7 generate
21
                                                    FAx: FullAdder port map(A(i), B(i), C(i), C(i+1), S(i));
23
24
                                          C(0) <= Cin;
25
                                         Cout <= C(8);
26 🖨 end Behavioral;
27 :
```



MULTIPLEXER: COMPONENTE CIRCUITALE IN GRADO DI RICEVERE 2^N SEGNALI IN INGRESSO, INSIEME A N SEGNALI DI CONTROLLO, CHE DETERMINANO QUALE TRA GLI INGRESSI DEVE ESSERE SELEZIONATO E INSTRADATO VERSO L'UNICA USCITA DEL CIRCUITO. UN MULTIPLEXER È COMUNEMENTE UTILIZZATO PER INSTRADARE UNO DEI SUOI INGRESSI IN USCITA IN BASE ALLO STATO DEI SEGNALI DI CONTROLLO.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

description of the point o
```



CARRY SELECT

```
1 ibrary IEEE;
2 se IEEE.STD_LOGIC_1164.ALL;
 4 ⊕ ntity CarrySelect is
         Port (
              Acarry: in bit_vector(15 downto 0);
Bcarry: in bit_vector(15 downto 0);
               Scarry: out bit_vector(16 downto 0));
  9 hd CarrySelect;
11 \ominus rchitecture Behavioral of CarrySelect is
         component FullAdder is
         Port ( A : in bit;
B : in bit;
Cin : in bit;
16
17
                 Cout : out bit;
S : out bit);
18 |
19 |
        end component;
20 |
21 |
22 |
23 |
24 |
         25 :
26 :
27 \ominus
28 :
29 \ominus
                 Cout: out bit;
S: out bit_vector(7 downto 0));
         end component;
         component mux is
30 | 31 | 32 |
            Port (A: in bit;
B: in bit;
                     S: in bit;
                       cout: out bit);
        end component;
```

AGAZIO GERACITANO 234326

```
signal C7, Cout0, Cout1: bit;
signal Somma0, Somma1: bit_vector(7 downto 0);

egin


RippleCarry0: RippleCarry port map(Acarry(7 downto 0), Bcarry(7 downto 0), '0', C7, Scarry(7 downto 0));
RippleCarry1: RippleCarry port map(Acarry(15 downto 8), Bcarry(15 downto 8), '0', Cout0, Somma0);
RippleCarry2: RippleCarry port map(Acarry(15 downto 8), Bcarry(15 downto 8), '1', Cout1, Somma1);

myFor: for i in 0 to 7 generate

m: mux port map (Somma0(i), Somma1(i), C7, Scarry(8+i));
end generate myFor;

multiplexer: mux port map(Cout0,Cout1,C7,Scarry(16));

nd Behavioral;
```



AGAZIO GERACITANO 234326

TESTBENCH: IMPLEMENTAZIONE VHDL UTILIZZATA PER SIMULARE IL FUNZIONAMENTO DEL CIRCUITO DESCRITTO NEL CODICE VHDL PRINCIPALE.



A.A. 2023/2024 6