
RELAZIONE ELETTRONICA DIGITALE

TRACCIA: SI RICHIEDE DI SCRIVERE IL CODICE VHDL DI UN SOMMATORE CON TRE OPERANDI SIGNED A N-BIT E DEL TESTBENCH DA IMPIEGARE PER LA SIMULAZIONE. È RICHIESTO ANCHE DI ESEGUIRE LA SIMULAZIONE POST-SYNTHESIS E QUELLA POST-IMPLEMENTATION.

IL PROGETTO IN ESAME MIRA A IMPLEMENTARE UN COMPONENTE HARDWARE IN LINGUAGGIO VHDL IN GRADO DI EFFETTUARE LA SOMMA DI TRE VALORI A N BIT. IL CIRCUITO È DIVISO IN TRE PARTI PRINCIPALI: I REGISTRI (REGISTRO), L'ADDER (ADDER), E L'UNITÀ DI SOMMA A TRE OPERANDI (SOMMA3R).


IL **REGISTRO** È IMPLEMENTATO UTILIZZANDO UN PROCESSO SENSITIVO AI FRONTI DI CLOCK E AL SEGNALE DI CLEAR. SE IL SEGNALE DI CLEAR È ALTO, TUTTI I BIT DEL REGISTRO VENGONO AZZERATI; ALTRIMENTI, ALLA PRESENZA DI UN FRONTE DI SALITA DEL CLOCK, I DATI IN INGRESSO VENGONO CARICATI NEL REGISTRO.

```
1 library IEEE;
 2 use IEEE.STD_LOGIC_1164.ALL;
 4 🖯 entity Registro is
        generic (n:integer:=16);
         Port ( clk : in STD_LOGIC;
                clear : in STD_LOGIC;
                D : in STD_LOGIC_VECTOR (n-1 downto 0);
                Q : out STD_LOGIC_VECTOR (n-1 downto 0));
10 \stackrel{\frown}{\ominus} end Registro;
11
12 🖨 architecture Behavioral of Registro is
13
14 | begin
15 process(clk, clear) begin
16 🖯
         if (clear='1') then
17
              Q<=(others=>'0');
18
         elsif rising_edge(clk) then
19
             Q<=D;
20 🖨
         end if;
21 🖨
      end process;
22 1
23 \(\hat{\rightarrow}\) end Behavioral;
```




L'ENTITÀ **ADDER** RAPPRESENTA UN SOMMATORE BINARIO A N BIT. UTILIZZA I SEGNALI DI INPUT A E B E PRODUCE IL RISULTATO IN OUTPUT NELLA VARIABILE SOMMA. IL SOMMATORE È IMPLEMENTATO ATTRAVERSO L'UTILIZZO DI SEGNALI INTERMEDI P, G, E CARRY, OTTENUTI MEDIANTE LE OPERAZIONI LOGICHE XOR E AND. IL RISULTATO FINALE È CALCOLATO EFFETTUANDO LA SOMMA BIT A BIT CONSIDERANDO ANCHE IL RIPORTO

```
1 | library IEEE;
2 | use IEEE.STD_LOGIC_1164.ALL;
 4 🖯 entity Adder is
       generic(n:Integer:=16);
         port(A,B : in STD_LOGIC_VECTOR(n-1 downto 0);
            Somma: out STD_LOGIC_VECTOR(n downto 0));
 8 end Adder;
9
10 \stackrel{.}{\bigtriangledown} architecture Behavioral of Adder is
         signal p,g : STD_LOGIC_VECTOR(n downto 0);
12
        signal carry: STD_LOGIC_VECTOR(n+1 downto 0);
13 begin
14
15
       p<=(B(n-1) xor A(n-1)) & (B xor A);
         g \le (B(n-1) \text{ and } A(n-1)) \& (B \text{ and } A);
         carry(0)<='0';
16
17
         carry(n+1 downto 1) <= g or (p and carry(n downto 0));</pre>
         Somma <= p xor carry(n downto 0);
18
19
20 \(\hat{\rho}\) end Behavioral;
```




L'ENTITÀ PRINCIPALE, **SOMMA3R**, INTEGRA LE ENTITÀ REGISTRO E ADDER PER SOMMARE TRE VALORI A N BIT. I TRE VALORI IN INGRESSO (A, B, C) VENGONO CARICATI IN TRE REGISTRI SEPARATI (REGA, REGB, E REGC). SUCCESSIVAMENTE, A E B VENGONO SOMMATI MEDIANTE L'ADDER, PRODUCENDO LA VARIABILE SUMAB. IL SEGNALE C VIENE ESTESO A N+1 BIT E SOMMATO A SUMAB ATTRAVERSO UN SECONDO ADDER, GENERANDO LA VARIABILE ISOMMA. INFINE, IL RISULTATO VIENE CARICATO IN UN ULTERIORE REGISTRO (REGSOMMA).

```
1 library IEEE;
     use IEEE.STD_LOGIC_1164.ALL;
 3 □ entity Somma3R is
         generic(n:Integer:=16);
         port(A,B,C : in STD_LOGIC_VECTOR(n-1 downto 0);
              Somma : out STD_LOGIC_VECTOR(n+1 downto 0);
              clk: in STD_LOGIC;
              clear: in STD_LOGIC);
 9 end Somma3R;
11 \stackrel{\cdot}{\ominus} architecture Behavioral of Somma3R is
13 🖯 component Registro is
        generic(n:Integer:=16);
15
         port( clk: in STD_LOGIC;
16
                clear : in STD_LOGIC;
                D : in STD LOGIC VECTOR (n-1 downto 0);
17
                Q : out STD_LOGIC_VECTOR (n-1 downto 0));
18
19 end component;
21 component Adder is
       generic(n:Integer:=16);
         port(A,B : in STD_LOGIC_VECTOR(n-1 downto 0);
23
              Somma: out STD_LOGIC_VECTOR(n downto 0));
24
25 \stackrel{\cdot}{\Box} end component;
27 signal Ia, Ib, Ic: STD_LOGIC_VECTOR(n-1 downto 0);
28 signal SumAB. C esteso: STD_LOGIC_VECTOR(n downt
    signal SumAB, C_esteso: STD_LOGIC_VECTOR(n downto 0);
29 | signal ISomma: STD_LOGIC_VECTOR(n+1 downto 0);
30
31 | begin
    RegA: Registro generic map(n) port map(clk, clear, A, Ia);
    RegB: Registro generic map(n) port map(clk, clear, B, Ib);
34
    RegC: Registro generic map(n) port map(clk, clear, C, Ic);
35
36
37
    SommaAB: Adder generic map(n)port map(Ia,Ib,SumAB);
38
40
    C_{esteso(n) \le Ic(n-1)};
    C_esteso(n-1 downto 0) <= Ic(n-1 downto 0);
41
43
44 SommaABC: Adder generic map(n+1) port map(SumAB, C_esteso, ISomma);
46 RegSomma: Registro generic map(n+2) port map(clk, clear, ISomma, Somma);
47
48 end Behavioral;
```



IL TESTBENCH **SOMMA3R_TB** È STATO PROGETTATO PER SIMULARE IL FUNZIONAMENTO DEL SOMMATORE.


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
 5 \varphi entity Somma3R_TB is
 6 \(\hhat{\rightarrow}\) end Somma3R_TB;
 8  architecture Behavioral of Somma3R TB is
9 | 10 |
         constant n : integer := 16;
11 🖯
        component Somma3R is
      generic(n:Integer:=16);
port(A,B,C : in STD_LOGIC_VECTOR(n-1 downto 0);
12
13
           Somma : out STD_LOGIC_VECTOR(n+1 downto 0);
14 :
             clk: in STD_LOGIC;
clear: in STD_LOGIC);
15 ¦
16
17 🖨
        end component;
18 ¦
        signal clk : STD_LOGIC := '0';
signal clear : STD_LOGIC := '0';
19
20
21 !
        signal A, B, C : STD_LOGIC_VECTOR(n-1 downto 0):=(others=>'0');
22
          signal Somma : STD_LOGIC_VECTOR(n+1 downto 0);
23
          constant T : time := 10 ns;
24
25 | begin
26
27 !
     Sum: Somma3R generic map(n) port map(A, B, C, Somma, clk, clear);
28
29 🖨
         process begin
           clk<='0';
30
31 ¦
               wait for T/2;
32 !
               clk<='1';
33 ¦
               wait for T/2;
34 🖒
        end process;
           ---- _----,
36 ♥ process begin
37
          clear<='0';
38
           wait for 3ns;
        walt for sns;
A <= CONV_STD_LOGIC_VECTOR(10,n);
B <= CONV_STD_LOGIC_VECTOR(10,n);
C <= CONV_STD_LOGIC_VECTOR(15,n);
wait for T;</pre>
39
41
42
         A <= CONV_STD_LOGIC_VECTOR(1,n);
B <= CONV_STD_LOGIC_VECTOR(2,n);
43 |
44
45 |
         C <= CONV_STD_LOGIC_VECTOR(3,n);</pre>
46
          wait for T;
          clear<='1';
47
48
          wait for T:
          clear<='0';
49
         wait for T;
A <= CONV_STD_LOGIC_VECTOR(-250,n);
B <= CONV_STD_LOGIC_VECTOR(25,n);</pre>
50 i
51
52 ¦
         C <= CONV_STD_LOGIC_VECTOR(-300,n);
wait for T;
A <= CONV_STD_LOGIC_VECTOR(25,n);
B <= CONV_STD_LOGIC_VECTOR(13,n);</pre>
53
54
55 :
56
57
         C <= CONV_STD_LOGIC_VECTOR(2,n);
         wait for T;
A <= CONV_STD_LOGIC_VECTOR(-1000,n);</pre>
58
59 ¦
          B <= CONV_STD_LOGIC_VECTOR(-1000,n);
60
          C <= CONV_STD_LOGIC_VECTOR(-300,n);
61
62 !
          wait for T;
63 🖨 end process;
64 end Behavioral;
```



DURANTE IL PROCESSO DI SINTESI, SONO STATI INCLUSI VINCOLI SPECIFICI PER OTTIMIZZARE L'IMPLEMENTAZIONE FISICA DEL CIRCUITO. IN PARTICOLARE, È STATO DEFINITO UN VINCOLO PER IL CLOCK, INDICATO COME "MYCLOCK".

```
1 create_clock -period 10.000 -name my_clock -waveform {0.000 5.000} [get_ports clk]
2
```

SYNTHESIS




A.A. 2023/2024 6


SIMULAZIONE POST-SYNTHESIS - TIMING



SIMULAZIONE POST-IMPLEMENTATION - TIMING




OPERANDO LA POST-IMPLEMENTATION SIMULATION È
POSSIBILE VISUALIZZARE QUALI COMPONENTI DEL DEVICE A
NOSTRA DISPOSIZIONE SONO UTILIZZATI DAL CIRCUITO



TEMPERATURA DI GIUNZIONE E POWER ON-CHIP CON CONSTRAINT

Power estimation from Synthesized netlist. Activity derived from constraints files, simulation files or vectorless analysis. Note: these early estimates can change after implementation.

Total On-Chip Power: 0.123 W Design Power Budget: **Not Specified** Power Budget Margin: N/A Junction Temperature: 26,4°C 58,6°C (4,9 W) Thermal Margin: Effective ϑJA : 11,5°C/W Power supplied to off-chip devices: 0 W Confidence level: Launch Power Constraint Advisor to find and fix invalid switching activity



Site Type	Used	Fixed	Available	++ Util%
Slice LUTs*	56	1 0	53200	0.11
LUT as Logic	56	0	53200	0.11
LUT as Memory	0	0	17400	0.00
Slice Registers	66	0	106400	0.06
Register as Flip Flop	66	0	106400	0.06
Register as Latch	0	0	106400	0.00
F7 Muxes	0	0	26600	0.00
F8 Muxes	0	0	13300	0.00
	+	+	+	++

Design Timing Summary

WNS(ns) TNS(ns) TNS Failing Endpoints TNS Total Endpoints 2.507 0.000 0 18

WHS (ns) THS (ns) THS Fa.

----- 0.191 0.000

All user specified timing constraints are met.