

RELAZIONE ELETTRONICA DIGITALE

TRACCIA: SI RICHIEDE DI SCRIVERE IL CODICE VHDL DI UN SOMMATORE CON TRE OPERANDI SIGNED A N-BIT E DEL TESTBENCH DA IMPIEGARE PER LA SIMULAZIONE. È RICHiesto ANCHE DI ESEGUIRE LA SIMULAZIONE POST-SYNTHESIS E QUELLA POST-IMPLEMENTATION.


IL PROGETTO IN ESAME MIRA A IMPLEMENTARE UN COMPONENTE HARDWARE IN LINGUAGGIO VHDL IN GRADO DI EFFETTUARE LA SOMMA DI TRE VALORI A N BIT. IL CIRCUITO È DIVISO IN TRE PARTI PRINCIPALI: I REGISTRI (REGISTRO), L'ADDER (ADDER), E L'UNITÀ DI SOMMA A TRE OPERANDI (SOMMA3R).

IL **REGISTRO** È IMPLEMENTATO UTILIZZANDO UN PROCESSO SENSITIVO AI FRONTI DI CLOCK E AL SEGNALE DI CLEAR. SE IL SEGNALE DI CLEAR È ALTO, TUTTI I BIT DEL REGISTRO VENGONO AZZERATI; ALTRIMENTI, ALLA PRESENZA DI UN FRONTE DI SALITA DEL CLOCK, I DATI IN INGRESSO VENGONO CARICATI NEL REGISTRO.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity Registro is
5      generic (n:integer:=16);
6      Port ( clk : in STD_LOGIC;
7            clear : in STD_LOGIC;
8            D : in STD_LOGIC_VECTOR (n-1 downto 0);
9            Q : out STD_LOGIC_VECTOR (n-1 downto 0));
10 end Registro;
11
12 architecture Behavioral of Registro is
13
14 begin
15     process(clk, clear) begin
16         if (clear='1') then
17             Q<=(others=>'0');
18         elsif rising_edge(clk) then
19             Q<=D;
20         end if;
21     end process;
22
23 end Behavioral;

```




L'ENTITÀ **ADDER** RAPPRESENTA UN SOMMATORE BINARIO A N BIT. UTILIZZA I SEGNALI DI INPUT A E B E PRODUCE IL RISULTATO IN OUTPUT NELLA VARIABILE SOMMA. IL SOMMATORE È IMPLEMENTATO ATTRAVERSO L'UTILIZZO DI SEGNALI INTERMEDI P, G, E CARRY, OTTENUTI MEDIANTE LE OPERAZIONI LOGICHE XOR E AND. IL RISULTATO FINALE È CALCOLATO EFFETTUANDO LA SOMMA BIT A BIT CONSIDERANDO ANCHE IL RIPORTO

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3
4  entity Adder is
5      generic(n:Integer:=16);
6      port(A,B : in STD_LOGIC_VECTOR(n-1 downto 0);
7           Somma: out STD_LOGIC_VECTOR(n downto 0));
8  end Adder;
9
10 architecture Behavioral of Adder is
11     signal p,g : STD_LOGIC_VECTOR(n downto 0);
12     signal carry: STD_LOGIC_VECTOR(n+1 downto 0);
13 begin
14     p<= ( B(n-1) xor A(n-1)) & (B xor A);
15     g<= ( B(n-1) and A(n-1)) & (B and A);
16     carry(0)<='0';
17     carry(n+1 downto 1)<= g or (p and carry(n downto 0));
18     Somma<=p xor carry(n downto 0);
19
20 end Behavioral;

```




L'ENTITÀ PRINCIPALE, **SOMMA3R**, INTEGRA LE ENTITÀ REGISTRO E ADDER PER SOMMARE TRE VALORI A N BIT. I TRE VALORI IN INGRESSO (A, B, C) VENGONO CARICATI IN TRE REGISTRI SEPARATI (REGA, REGB, E REGC). SUCCESSIVAMENTE, A E B VENGONO SOMMATI MEDIANTE L'ADDER, PRODUCENDO LA VARIABILE SUMAB. IL SEGNALE C VIENE ESTESO A N+1 BIT E SOMMATO A SUMAB ATTRAVERSO UN SECONDO ADDER, GENERANDO LA VARIABILE ISOMMA. INFINE, IL RISULTATO VIENE CARICATO IN UN ULTERIORE REGISTRO (REGSOMMA).

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  entity Somma3R is
4      generic(n:Integer:=16);
5      port(A,B,C : in STD_LOGIC_VECTOR(n-1 downto 0);
6            Somma : out STD_LOGIC_VECTOR(n+1 downto 0);
7            clk: in STD_LOGIC;
8            clear: in STD_LOGIC);
9  end Somma3R;
10
11 architecture Behavioral of Somma3R is
12
13     component Registro is
14         generic(n:Integer:=16);
15         port( clk: in STD_LOGIC;
16               clear : in STD_LOGIC;
17               D : in STD_LOGIC_VECTOR (n-1 downto 0);
18               Q : out STD_LOGIC_VECTOR (n-1 downto 0));
19     end component;
20
21     component Adder is
22         generic(n:Integer:=16);
23         port(A,B : in STD_LOGIC_VECTOR(n-1 downto 0);
24               Somma: out STD_LOGIC_VECTOR(n downto 0));
25     end component;
26
27     signal Ia,Ib,Ic: STD_LOGIC_VECTOR(n-1 downto 0);
28     signal SumAB, C_esteso: STD_LOGIC_VECTOR(n downto 0);
29     signal ISomma: STD_LOGIC_VECTOR(n+1 downto 0);
30
31     --
32     begin
33         RegA: Registro generic map(n) port map(clk, clear, A, Ia);
34         RegB: Registro generic map(n) port map(clk, clear, B, Ib);
35         RegC: Registro generic map(n) port map(clk, clear, C, Ic);
36
37         --A+B
38         SommaAB: Adder generic map(n) port map(Ia,Ib,SumAB);
39
40         --estendo C
41         C_esteso(n) <= Ic(n-1);
42         C_esteso(n-1 downto 0) <= Ic(n-1 downto 0);
43
44         --(A+B) +C
45         SommaABC: Adder generic map(n+1) port map(SumAB, C_esteso, ISomma);
46         --inserisco il risultato nel registro
47         RegSomma: Registro generic map(n+2) port map(clk, clear, ISomma, Somma);
48     end Behavioral;
49

```





IL TESTBENCH **SOMMA3R_TB** È STATO PROGETTATO PER SIMULARE IL FUNZIONAMENTO DEL SOMMATORE.

```

1  library IEEE;
2  use IEEE.STD_LOGIC_1164.ALL;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4
5  entity Somma3R_TB is
6  end Somma3R_TB;
7
8  architecture Behavioral of Somma3R_TB is
9      constant n : integer := 16;
10
11     component Somma3R is
12     generic(n:integer:=16);
13     port (A,B,C : in STD_LOGIC_VECTOR(n-1 downto 0);
14           Somma : out STD_LOGIC_VECTOR(n+1 downto 0);
15           clk: in STD_LOGIC;
16           clear: in STD_LOGIC);
17     end component;
18
19     signal clk : STD_LOGIC := '0';
20     signal clear : STD_LOGIC := '0';
21     signal A, B, C : STD_LOGIC_VECTOR(n-1 downto 0):=(others=>'0');
22     signal Somma : STD_LOGIC_VECTOR(n+1 downto 0);
23     constant T : time := 10 ns;
24
25     begin
26
27         Sum: Somma3R generic map(n) port map(A, B, C, Somma, clk, clear);
28
29         process begin
30             clk<='0';
31             wait for T/2;
32             clk<='1';
33             wait for T/2;
34         end process;
35
36         -- F-----,
37
38         process begin
39             clear<='0';
40             wait for 3ns;
41             A <= CONV_STD_LOGIC_VECTOR(10,n);
42             B <= CONV_STD_LOGIC_VECTOR(10,n);
43             C <= CONV_STD_LOGIC_VECTOR(15,n);
44             wait for T;
45             A <= CONV_STD_LOGIC_VECTOR(1,n);
46             B <= CONV_STD_LOGIC_VECTOR(2,n);
47             C <= CONV_STD_LOGIC_VECTOR(3,n);
48             wait for T;
49             clear<='1';
50             wait for T;
51             clear<='0';
52             wait for T;
53             A <= CONV_STD_LOGIC_VECTOR(-250,n);
54             B <= CONV_STD_LOGIC_VECTOR(25,n);
55             C <= CONV_STD_LOGIC_VECTOR(-300,n);
56             wait for T;
57             A <= CONV_STD_LOGIC_VECTOR(25,n);
58             B <= CONV_STD_LOGIC_VECTOR(13,n);
59             C <= CONV_STD_LOGIC_VECTOR(2,n);
60             wait for T;
61             A <= CONV_STD_LOGIC_VECTOR(-1000,n);
62             B <= CONV_STD_LOGIC_VECTOR(-1000,n);
63             C <= CONV_STD_LOGIC_VECTOR(-300,n);
64             wait for T;
65         end process;
66     end Behavioral;


```




DURANTE IL PROCESSO DI SINTESI, SONO STATI INCLUSI VINCOLI SPECIFICI PER OTTIMIZZARE L'IMPLEMENTAZIONE FISICA DEL CIRCUITO. IN PARTICOLARE, È STATO DEFINITO UN VINCOLO PER IL CLOCK, INDICATO COME "MYCLOCK".

```
1 create_clock -period 10.000 -name my_clock -waveform {0.000 5.000} [get_ports clk]
2
3
```


SYNTHESIS




SIMULAZIONE POST-SYNTHESIS - TIMING



SIMULAZIONE POST-IMPLEMENTATION - TIMING



OPERANDO LA POST-IMPLEMENTATION SIMULATION È POSSIBILE VISUALIZZARE QUALI COMPONENTI DEL DEVICE A NOSTRA DISPOSIZIONE SONO UTILIZZATI DAL CIRCUITO




TEMPERATURA DI GIUNZIONE E POWER ON-CHIP CON CONSTRAINT

Power estimation from Synthesized netlist. Activity derived from constraints files, simulation files or vectorless analysis. Note: these early estimates can change after implementation.

Total On-Chip Power: 0.123 W
Design Power Budget: Not Specified
Power Budget Margin: N/A
Junction Temperature: 26,4°C
 Thermal Margin: 58,6°C (4,9 W)
 Effective θ_{JA} : 11,5°C/W
 Power supplied to off-chip devices: 0 W
 Confidence level: Low

[Launch Power Constraint Advisor](#) to find and fix invalid switching activity



Site Type	Used	Fixed	Available	Util%
Slice LUTs*	56	0	53200	0.11
LUT as Logic	56	0	53200	0.11
LUT as Memory	0	0	17400	0.00
Slice Registers	66	0	106400	0.06
Register as Flip Flop	66	0	106400	0.06
Register as Latch	0	0	106400	0.00
F7 Muxes	0	0	26600	0.00
F8 Muxes	0	0	13300	0.00

Design Timing Summary				WHS (ns)	THS (ns)	THS Failing Endpoints	THS Total Endpoints
WNS (ns)	TNS (ns)	TNS Failing Endpoints	TNS Total Endpoints	0.191	0.000	0	18
2.507	0.000	0	18				

All user specified timing constraints are met.