
RELAZIONE ELETTRONICA DIGITALE

TRACCIA: DESCRIVERE UN SOMMATORE CARRY-SAVE, A TRE OPERANDI IN COMPLEMENTO A DUE, PROVVISTO DI REGISTRI IN INGRESSO ED IN USCITA. ESEGUIRE LE SIMULAZIONI BEHAVIOURAL, POST-SYNTHESIS E POST-IMPLEMENTATION. RIPORTARE NELLA RELAZIONE, OLTRE AL CODICE E AGLI SCREEN SHOTS DELLE SIMULAZIONI, TUTTI I DATI RELATIVI AD UTILIZZO DI RISIRSE E PATH CRITICO.

IL PROGETTO IN OGGETTO SI PROPONE DI IMPLEMENTARE UN SOMMATORE CARRY-SAVE A TRE OPERANDI IN COMPLEMENTO A DUE, UTILIZZANDO REGISTRI IN INGRESSO ED IN USCITA. L'OBIETTIVO PRINCIPALE È REALIZZARE UN CIRCUITO CHE EFFETTUI LA SOMMA DI TRE NUMERI IN FORMATO BINARIO A COMPLEMENTO A DUE. IL PROGETTO È SUDDIVISO IN DIVERSE COMPONENTI, OGNUNA DELLE QUALI SVOLGE UN RUOLO SPECIFICO NEL CALCOLO DELLA SOMMA.


IL **REGISTRO** È IMPLEMENTATO UTILIZZANDO UN PROCESSO SENSITIVO AI FRONTI DI CLOCK E AL SEGNALE DI CLEAR. SE IL SEGNALE DI CLEAR È ALTO, TUTTI I BIT DEL REGISTRO VENGONO AZZERATI; ALTRIMENTI, ALLA PRESENZA DI UN FRONTE DI SALITA DEL CLOCK, I DATI IN INGRESSO VENGONO CARICATI NEL REGISTRO.

```
1 | library IEEE;
 2 !
    use IEEE.STD_LOGIC_1164.ALL;
 3
 4 ⊖ entity Registro is
 5
         generic (n:integer:=16);
 6
         Port ( clk : in STD LOGIC;
 7
                 clear : in STD LOGIC;
 8
                  D : in STD LOGIC VECTOR (n-1 downto 0);
 9
                  Q : out STD LOGIC VECTOR (n-1 downto 0));
10 \(\hat{\text{\text{\text{-}}}}\) end Registro;
11
12 🖯 architecture Behavioral of Registro is
13
14 ¦ begin
15 process(clk, clear) begin
16 🔄
        if (clear='1') then
               Q<=(others=>'0');
17
18
           elsif rising_edge(clk) then
19 i
               Q \le D;
20 🖨
          end if;
21 \(\hhat{\rightarrow}\) end process;
22 :
23 \(\hat{\text{e}}\) end Behavioral;
```




FULL ADDER: CIRCUITO SOMMATORE IN GRADO DI SOMMARE 3 BIT: A, B, CIN E GENERA COME USCITA S E IL RIPORTO COUT

```
1 | library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
 3
 4
5 🖯 entity FullAdder is
 6 | port (A,B,Cin: in STD_LOGIC;
              Cout, S: out STD_LOGIC);
8 dend FullAdder;
9
10 parchitecture Behavioral of FullAdder is
11 | signal p,g: STD_LOGIC;
12 | begin
13 ¦
       Cout <= g when p='0' else Cin;
       S<= p xor Cin;
15
       p<=a xor b;
16
        g \le a and b;
17
18 \(\hat{\text{d}}\) end Behavioral;
```




ADDERN: SOMMATORE BINARIO A N BIT. UTILIZZA I SEGNALI DI INPUT A E B E PRODUCE IL RISULTATO IN OUTPUT NELLA VARIABILE SOMMA. IL SOMMATORE È IMPLEMENTATO ATTRAVERSO L'UTILIZZO DI SEGNALI INTERMEDI P, G, E CARRY, OTTENUTI MEDIANTE LE OPERAZIONI LOGICHE XOR E AND. IL RISULTATO FINALE È CALCOLATO EFFETTUANDO LA SOMMA BIT A BIT CONSIDERANDO ANCHE IL RIPORTO

```
2 | library IEEE;
 3 | use IEEE.STD LOGIC 1164.ALL;
 4
 5 \stackrel{.}{\ominus} entity AdderN is
 6 ¦
        generic(n:Integer:=16);
         port(A,B : in STD LOGIC VECTOR(n-1 downto 0);
               Somma: out STD_LOGIC_VECTOR(n downto 0));
 9 \(\hat{\text{end}}\) end AdderN;
10 !
11 architecture Behavioral of AdderN is
         signal p,g : STD_LOGIC_VECTOR(n downto 0);
         signal carry: STD LOGIC VECTOR (n+1 downto 0);
13
14 | begin
        p \le (B(n-1) \times A(n-1)) & (B \times A);
16 i
         g \le (B(n-1) \text{ and } A(n-1)) \& (B \text{ and } A);
         carry(0)<='0';
17
18
         carry(n+1 downto 1) <= g or (p and carry(n downto 0));</pre>
19
         Somma <= p xor carry (n downto 0);
20
21 \(\hhat{\rightarrow}\) end Behavioral;
```




A.A. 2023/2024 4

IL **SOMMATORE** È IL COMPONENTE PRINCIPALE DEL PROGETTO. COMBINA L'UTILIZZO DI REGISTRI, FULL ADDERS E L'ADDERN PER ESEGUIRE LA SOMMA CARRY-SAVE A TRE OPERANDI IN COMPLEMENTO A DUE.




CARRY-SAVE RAPPRESENTA L'ENTITÀ CHE ASSEMBLA LE COMPONENTI PRECEDENTI PER OTTENERE IL RISULTATO FINALE DELLA SOMMA CARRY-SAVE. UTILIZZA TRE REGISTRI (REGA, REGB, REGC), UN SOMMATORE (SOMMABC), E UN REGISTRO (REGSOMMA) PER MEMORIZZARE IL RISULTATO.


```
1 | library IEEE;
           use IEEE.STD_LOGIC_1164.ALL;
  generic(n:Integer:=16);
                      port(A,B,C : in STD_LOGIC_VECTOR(n-1 downto 0);
                                    Somma: out STD_LOGIC_VECTOR(n+1 downto 0);
                                    clk : in STD_LOGIC;
  9
                                    clear: in STD_LOGIC);
10
11 \(\hat{\text{c}}\) end CarrySave;
13 parchitecture Behavioral of CarrySave is
14
15 🤄 component Registro is
16 ¦
                     generic (n:integer:=16);
                      Port ( clk : in STD_LOGIC;
17
18
                                         clear : in STD_LOGIC;
19
                                         D : in STD LOGIC VECTOR (n-1 downto 0);
                                        Q : out STD_LOGIC_VECTOR (n-1 downto 0));
20
22
23 \buildrel \
24
                      generic(n:Integer:=16);
25
                      port(A,B,C : in STD_LOGIC_VECTOR(n-1 downto 0);
                                   Somma: out STD_LOGIC_VECTOR(n+1 downto 0));
26
28
            signal IA, IB, IC: STD_LOGIC_VECTOR(n-1 downto 0);
29 !
            signal Isomma:STD_LOGIC_VECTOR(n+1 downto 0);
30
31 ¦
32 | begin
33 !
              RegA: Registro generic map(n) port map(clk, clear, A, Ia);
34 ¦
              RegB: Registro generic map(n) port map(clk, clear, B, Ib);
35
              RegC: Registro generic map(n) port map(clk, clear, C, Ic);
36
37
              SommaABC: Sommatore generic map(n) port map(IA, IB, IC, Isomma);
38
39 ¦
              RegSomma: Registro generic map(n+2) port map(clk, clear, ISomma, SOmma);
40
41 \stackrel{\frown}{\cap} end Behavioral;
42
```



A.A. 2023/2024 6

TESTBENCH: È STATO CREATO PER VERIFICARE IL FUNZIONAMENTO CORRETTO DEL SOMMATORE.






DURANTE IL PROCESSO DI SINTESI, SONO STATI INCLUSI VINCOLI SPECIFICI PER OTTIMIZZARE L'IMPLEMENTAZIONE FISICA DEL CIRCUITO. IN PARTICOLARE, È STATO DEFINITO UN VINCOLO PER IL CLOCK, INDICATO COME "MYCLOCK".

```
1 | create_clock -period 10.000 -name my_clock -waveform {0.000 5.000} [get_ports clk]
```


SYNTHESIS



SIMULAZIONE POST-SYNTHESIS - TIMING

Name	Value	.1	90 ns	100 ns	110 ns	120 ns	130 ns	140 ns	150 ns	160 ns	170 ns	180 ns	190 ns	200 ns	210 ns	220 ns
¹⊌ clk	0															
¹⊌ clear	0															
> W A[15:0]	-250	10		1	΄ χ	-250	25	-1000	10	χ'	1		-250	25	-1000	10
> ₩ B[15:0]	25	10		2	X	25	13	-1000	10	χ'	2		25	13	-1000	10
> ₩ C[15:0]	-300	15		3	X	-300	2	-300	15	χ'	3		-300	2	-300	15
> ♥ Somma[17:0	6			0			6	-525	40	-2300	35	0		6	-525	40
Чn	16	16														
₩ T	10000 ps	10000 ps														

SIMULAZIONE POST-IMPLEMENTATION - TIMING



OPERANDO LA POST-IMPLEMENTATION SIMULATION È
POSSIBILE VISUALIZZARE QUALI COMPONENTI DEL DEVICE A
NOSTRA DISPOSIZIONE SONO UTILIZZATI DAL CIRCUITO

TEMPERATURA DI GIUNZIONE E POWER ON-CHIP CON CONSTRAINT

Power estimation from Synthesized netlist. Activity derived from constraints files, simulation files or vectorless analysis. Note: these early estimates can change after implementation.

0.122 W

Total On-Chip Power:

invalid switching activity

 Design Power Budget:
 Not Specified

 Power Budget Margin:
 N/A

 Junction Temperature:
 26.4°C


 Thermal Margin:
 58.6°C (4,9 W)


 Effective θJA:
 11,5°C/W

 Power supplied to off-chip devices:
 0 W

 Confidence level:
 Low

 Launch Power Constraint Advisor to find and fix





WNS(ns)	TNS (ns)	TNS Failing Endpoints	TNS Total Endpoints	WHS(ns)	THS (ns)	THS Failing Endpoints	THS Total Endpoints
4 381	0.000	0	1.8	0.166	0.000	0	1.9

+	+			+	+		+	Max Delay Paths					
Site Type				Available Util%				4.381ns (required time - arrival time) RegC/C reg(3)/C					
Slice LUTs LUT as Logic	6	2	0	53200 53200	 	0.12 0.12	I I	Destination: I	(rising edge-triggered cell FDCE clocked by my_clock (rise@0.000ns fall@5.000ns period=10.000ns)) egSomma/(req(15)/0.00ns) (rising edge-triggered cell FDCE clocked by my_clock (rise@0.000ns fall@5.000ns period=10.000ns)) y_clock etup (Max at Slow Process Corner)				
LUT as Memory Slice Registers		0 6		17400 106400	I I	0.00		Requirement:	0.000ns (my_clock rise@10.000ns - my_clock rise@0.000ns) .589ns (logic 1.614ns (28.8764) route 3.975ns (71.1244)) (LUT3=1 LUT6=6)				
Register as Flip Flop	6	6	0	106400	1	0.06	1		0.023ns (DCD - SCD + CPR)				
Register as Latch	I	0	0	106400	L	0.00	1	Source Clock Delay Clock Pessimism Removal	(SCD): 5.098ns (CPR): 0.497ns				
F7 Muxes	1	0	0	26600	1	0.00	1		.035ns ((TSJ^2 + TIJ^2)^1/2 + DJ) / 2 + PE				
F8 Muxes	1	0	0	13300	1	0.00	I	Total System Jitter Total Input Jitter	(TSJ): 0.071ns (TIJ): 0.000ns				
+	+	+		+	+		+	Discrete Jitter Phase Error	(DJ): 0.000ns (PE): 0.000ns				