

考试题型及说明

一、简述题、分析题

内容参考“期末复习 1.《计算机系统结构》重点知识总结.docx”

二、计算题

1、IEEE754

2、根据寻址方式寻找操作数

3、扩展操作码计算

4、1 位原码乘法运算

5、写出并行加法器中，进位链的逻辑表达式：

串行进位链结构： $C_n = G_n + P_n C_{n-1}$

并行进位链结构： $C_n = G_n + P_n G_{n-1} + \dots + P_n \dots P_1 C_0$

6、8259 中控制器计算

(1) ISR、IRR、IMR 寄存器与 INT 信号的关系/8086 输入输出接口状态判断

(2) 向量地址计算：(IBM PC：向量地址=中断类型号 $\times 4$ ；模型机：向量地址=中断类型号 $\times 2$)，根据向量地址查找中断向量表，获得中断服务程序的入口地址。(IT 周期完成过程)

(3) 中断屏蔽字设计

(4) 8259 中断响应过程

(5) 中断服务程序：单级中断和多重中断流程

三、设计题

1、CPU 指令流程和微命令

2、存储器的主存设计

具体知识点

一、IEEE754

① 32位短浮点数：

31	30 ~ 23	22 ~ 0
S	E	M

在上述的表示格式中：

- S=浮点数的符号位，0表示正数，1表示负数；
- E=阶码，8位，采用移码表示，阶符隐含；
- M=尾数，23位，纯小数表示，且真值=1+M；
- 阶码E采用移码形式，但只偏移 2^7-1 （不是 2^7 ）。

1、采用IEEE754 短浮点数格式，请将十进制数37.25 写成浮点数，并且写出其二进制代码序列。

解：将十进制数37.25 转换为二进制数100101.01，按IEEE754 标准的短实数浮点格式要求，将100101.01 表示为 1.0010101×2^5 ，故浮点数阶码的真值 $e=5$ 。于是，按IEEE754 标准，得：

数符 $S=0$ ，阶码（移码表示） $E=(e+127)_{10}=(5+127)_{10}=(132)_{10}=(10000100)_2$ ， $M=001010100000\dots 00$ 。

最后得到32 位浮点数的二进制数代码序列为：

01000010000101010000000000000000

2、某一个标准的IEEE754 格式的短浮点数，表示为十六进制形式为2AB03700H，请将其转化成对应的十进制数，要求写出主要的转化步骤。

解：IEEE754 格式：1位数符S，8位阶码E，23位尾数M，而

2AB03700H=0010 1010 1011 0000 0011 0111 0000 0000

符号位S=0；


阶码E=010 1010 1=85， $e=85-127=-42$ ；

M=011 0000 0011 0111 0000 0000

M真值= $(1+2^{-2}+2^{-3}+2^{-10}+2^{-11}+2^{-13}+2^{-14}+2^{-15})$

所以十进制数= $+(1+2^{-2}+2^{-3}+2^{-10}+2^{-11}+2^{-13}+2^{-14}+2^{-15}) \times 2^{-42}$

二、寻址方式



【例】某主存储器部分单元的地址码与存储器内容对应关系如下：

地址码	存储内容
1000H	A307H
1001H	0B3FH
1002H	1200H
1003H	F03CH
1004H	D024H

(1) 若采用寄存器间址方式读取操作数，指定寄存器R0 的内容为1002H，则操作数是多少？

(2) 若采用自增型寄存器间址方式 (R0)+读取操作数，R0 内容为1000H，则操作数是多少？指令执行后R0 的内容是多少？

(3) 若采用自减型寄存器间址方式 (R1) 读取操作数，R1 内容为1003H，则操作数是多少？指令执行后R1 的内容是多少？

(4) 若采用变址寻址方式X (R2) 读取操作数，指令中给出形式地址d=3H，变址寄存器R2 内容为1000H，则操作数是多少？

解：

(1) 操作数是1200H。

(2) 操作数是A307H，指令执行后R0 的内容变为1001H。

(3) 操作数是1200H, 指令执行后R1 的内容为1002H。

(4) 操作数为F03CH。

三、扩展操作码

1、设某指令系统的指令字为16位, 每个地址码为6位。若二地址指令15条, 单地址指令34条, 则剩下的零地址指令最多有多少条?

解答: 操作码是16-12=4bit, 零地址指令条数 = $[(2^4-15) \times 2^6-34] \times 2^6$

2、某计算机按字节编址, 指令字长固定且只有两种指令格式, 其中三地址指令29条, 二地址指令107条, 每个地址字段6位, 则指令字长至少应该是? (至少要多少次访存)

解答: (1) 三地址指令有29条, 则操作码至少为5位。

(2) 如果三地址刚好是5位, 则有 $32-29=3$ 条可以用于二地址指令扩展。地址码为6位, 则二地址指令最多可以有 $3 \times 2^6=192$ 条 >107 条。所以指令字长至少是 $5+3 \times 6=23$ 。

(3) 计算机按字节编址, $23 \bmod 8 \neq 0$ 。

(4) 指令字长至少是24位。

四、1位原码计算步骤

【例】 0.1101×1.1011

设置寄存器:

A: 存放部分积累加和、乘积高位

B: 存放被乘数

C: 存放乘数、乘积低位

设置初值: $A = 00.0000$ $B = |X| = 00.1101$

$C = |Y| = .1011$

步数	条件	操作	A	C C _n
			00.0000	.1011
1)	C _n =1	+B	+ 00.1101	
		→	00.1101	1.101
2)	C _n =1	+B	+ 00.1101	
		→	01.0011	11.10
3)	C _n =0	+0	+ 00.0000	
		→	00.1001	111.1
4)	C _n =1	+B	+ 00.1101	
		→	01.0001	1111
		→	00.1000	

$X_{原} \times Y_{原} = 1.10001111$

(1) 运算规则

(a) 操作数、运算结果用**原码**表示;

(b) **绝对值**参与运算, 符号单独处理;

(c) 被乘数(B)、累加和(A)取**双符号位**;

(d) 乘数末位(C_n)为**判断位**, 其状态决定下一步操作;

(e) 作**n次**循环(累加、右移)。

五、写出并行加法器中，进位链的逻辑表达式：

串行进位链结构： $C_n = G_n + P_n C_{n-1}$

并行进位链结构： $C_n = G_n + P_n G_{n-1} + \dots + P_n \dots P_1 C_0$

【例】已知操作数 A_i 、 B_i ，初始进位 C_0 。试写出 C_6 的逻辑式。

串行进位： $C_6 = G_6 + P_6 C_5$

并行进位： $C_6 = G_6 + P_6 G_5 + P_6 P_5 G_4 + \dots + P_6 P_5 \dots P_1 C_0$

分级同时进位，4 位一组：

$C_6 = G_6 + P_6 G_5 + P_6 P_5 C_1$

$C_1 = G_1 + P_1 C_0$

$G_i = G_4 + P_4 G_3 + P_4 P_3 G_2 + P_4 P_3 P_2 G_1$

$P_i = P_4 P_3 P_2 P_1$

$G_i = A_i B_i$


$P_i = A_i \oplus B_i$

六、指令流程和操作时间表（MOV指令和双操作数）

1、模型机寻址方式

寄存器寻址	000	R	(R) 为操作数
寄存器间址	001	(R)	(R) 为操作数地址
自减型寄存器间址	010	-(R) -(SP)	(R)-1 为操作数地址 (SP)-1 为栈顶地址
立即/自增型寄存器间址	011	(R)+ (SP)+ (PC)+	(R) 为操作数地址，访问后(R)+1 (SP) 为栈顶地址，出栈后(SP)+1 (PC) 为立即数地址，取数后(PC)+1
直接/自增型双间址	100	@(R)+ @(PC)+	(R) 为间接地址，访问后(R)+1 (PC) 为间接地址，取数后(PC)+1
变址	101	X(R) X(PC)	(R)+d 为有效地址 (PC)+d 为有效地址
跳步	110	SKP	跳过下条指令执行

2、模型机的结构（数据单向流动、寄存器级）



【例1】MOV (R0), (SP)+;

FTO: $M \rightarrow IR$ EMAR、R、SIR

$PC+1 \rightarrow PC$ $PC \rightarrow A, A+1, DM, CPPC, 1 \rightarrow ST, CPT(\bar{P}), CPFT(\bar{P}),$
 $CPST(\bar{P}), CPDT(\bar{P}), CPET(\bar{P})$

ST0: $SP \rightarrow MAR$ $SP \rightarrow A, \text{输出}A, DM, CPMAR, T+1, CPT(\bar{P})$

ST1: $M \rightarrow MDR \rightarrow C$ $EMAR, R, SMDR, MDR \rightarrow B, \text{输出}B, DM, CPC, T+1, CPT(\bar{P})$

ST2: $SP+1 \rightarrow SP$ $SP \rightarrow A, A+1, DM, CPSP, 1 \rightarrow DT, CPT(\bar{P}), CPFT(\bar{P}),$
 $CPST(\bar{P}), CPDT(\bar{P}), CPET(\bar{P});$

DT0: $RO \rightarrow MAR$ $RO \rightarrow A, \text{输出}A, DM, CPMAR, 1 \rightarrow ET, CPT(\bar{P}),$
 $CPST(\bar{P}), CPDT(\bar{P}), CPET(\bar{P});$

ET0: $C \rightarrow MDR$ $C \rightarrow A, \text{输出}A, DM, CPMDR, T+1, CPT(\bar{P})$

$MDR \rightarrow M$ $EMAR, W, T+1, CPT(\bar{P})$

$PC \rightarrow MAR$ $PC \rightarrow A, \text{输出}A, DM, CPMAR, 1 \rightarrow FT, CPT(\bar{P}), CPFT(\bar{P}),$
 $CPST(\bar{P}), CPDT(\bar{P}), CPET(\bar{P})$

【例2】ADD (R1)+, X(RO);

FT0: ...

ST0: $PC \rightarrow MAR$ $PC \rightarrow A, \text{输出}A, DM, CPMAR, T+1, CPT(\bar{P})$

ST1: $M \rightarrow MDR \rightarrow C$ $EMAR, R, SMDR, MDR \rightarrow B, \text{输出}B, DM, CPC, T+1,$
 $CPT(\bar{P})$

ST2: $C+ RO \rightarrow MAR$ $C \rightarrow A, RO \rightarrow B, A+B, DM, CPMAR, T+1, CPT(\bar{P}),$

ST3: $M \rightarrow MDR \rightarrow C$ $EMAR, R, SMDR, MDR \rightarrow B, \text{输出}B, DM, CPC, T+1,$
 $CPT(\bar{P})$

ST4: $PC+1 \rightarrow PC$ $PC \rightarrow A, A+1, DM, CPPC, 1 \rightarrow DT, CPT(\bar{P}), CPFT(\bar{P}),$
 $CPST(\bar{P}), CPDT(\bar{P}), CPET(\bar{P})$

DT0: $R1 \rightarrow MAR$ $R1 \rightarrow A, \text{输出}A, DM, CPMAR, T+1, CPT(\bar{P})$

DT1: $M \rightarrow MDR \rightarrow D$ $EMAR, R, SMDR, MDR \rightarrow B, \text{输出}B, DM, CPD, T+1,$

$\overline{CPT(P)}$

DT2: $R1+1 \rightarrow R1$ $R1 \rightarrow A, A+1, DM, CPR1, 1 \rightarrow ET, \overline{CPT(P)}, \overline{CPFT(P)},$

$\overline{CPST(P)}, \overline{CPDT(P)}, \overline{CPET(P)}$

ET0: $C+D \rightarrow MDR$ $C \rightarrow A, D \rightarrow B, A+B, DM, CPMDR, T+1, \overline{CPT(P)}$

ET1: $MDR \rightarrow M$ $EMAR, W, T+1, \overline{CPT(P)}$

ET2: $PC \rightarrow MAR$ $PC \rightarrow A, \text{输出} A, DM, CPMAR, 1 \rightarrow FT, \overline{CPT(P)}, \overline{CPFT(P)},$

$\overline{CPST(P)}, \overline{CPDT(P)}, \overline{CPET(P)}$

【例3】根据模型机结构，回答下列问题

(1) 补充下面源操作ST的指令流程对应的微命令

ST0: $PC \rightarrow MAR$ $PC \rightarrow A, \text{直通} A, DM, CPMAR, T+1, \overline{CPT(P)}$

ST1: $M \rightarrow MDR \rightarrow C$ $EMAR, R, SMDR, MDR \rightarrow B, \text{直通} B, DM, CPC,$
 $T+1, \overline{CPT(P)}$

ST2: $PC+1 \rightarrow PC$ $PC \rightarrow A, A+1, DM, CPPC, T+1, \overline{CPT(P)}$

ST3: $C+R0 \rightarrow MAR$ $R0 \rightarrow A, C \rightarrow B, A \text{ 加 } B, DM, CPMAR, T+1, \overline{CPT(P)}$

ST4: $M \rightarrow MDR \rightarrow C$ $EMAR, R, SMDR, MDR \rightarrow B, \text{直通} B, DM, CPC$
 $\overline{CPT(P)}, \overline{CPFT(P)}, \overline{CPST(P)}, \overline{CPDT(P)}, \overline{CPET(P)}$

(2) 补充目的操作DT和执行操作ET的微命令对应的指令流程

DT0: $R0 \rightarrow MAR$ $R0 \rightarrow B, \text{直通} B, DM, CPMAR$

DT1: $M \rightarrow MDR \rightarrow D$ $EMAR, R (SMDR), MDR \rightarrow B, \text{直通} B, DM, CPD$

ET0: $C-D \rightarrow MDR$ $C \rightarrow A, D \rightarrow B, A-B, DM, CPMDR$

ET1: $MDR \rightarrow M$ $W (EMDR)$

ET2: $PC \rightarrow MAR$ $PC \rightarrow A, \text{直通} A, DM, CPMAR$

(3) 写出上述指令流程对应的机器指令

$SUB (R0), X(R0)$

七、主存设计

1、存储芯片型号

(1) 存储单元数（芯片地址引脚数）

1K ($2^{10}=400H, 0-3FFH$) 芯片地址线10条, A0-A9

2K ($2^{11}=800H, 0-7FFH$) 芯片地址线11条, A0-A10

4K ($2^{12}=1000H, 0-FFFH$) 芯片地址线12条, A0-A11

8K ($2^{13}=2000H, 0-1FFFH$) 芯片地址线13条, A0-A12

16K ($2^{14}=4000\text{H}$, 0-3FFFH) 芯片地址线14条, A0-A13

32K ($2^{15}=8000\text{H}$, 0-7FFFH) 芯片地址线15条, A0-A14

(2) 存储单元位 (bit) 数

通常有4bit和8bit。若用4bit的芯片, 则两块芯片为1组 (8bit的存储单元), 例如: 某种芯片为1Kx4, 则选两块芯片构成容量为1Kx8。

2、注意事项

(1) 计算芯片数量

(2) 画图时, 必须画R/W, 芯片地址线、数据线 (若由两块4bit芯片构成1组的话, 一片数据线接总线的D0-D3, 另一片数据线连总线的D4-D7)

(3) 片选信号 (全译码)


74LS138 译码器					输入						输出							
					G1	G2	G3	A2	A1	A0	Y7	Y6	Y5	Y4	Y3	Y2	Y1	Y0
$\overline{G1}$	$\overline{G2}$	$\overline{G3}$	$\overline{Y0}$	000	1	0	0	0	0	0	1	1	1	1	1	1	1	0
			$\overline{Y1}$	001	1	0	0	0	0	1	1	1	1	1	1	0	1	1
			$\overline{Y2}$	010	1	0	0	0	1	0	1	1	1	1	0	1	1	1
			$\overline{Y3}$	011	1	0	0	0	1	0	1	1	1	0	1	1	1	1
			$\overline{Y4}$	100	1	0	0	1	1	1	1	1	1	0	1	1	1	1
			$\overline{Y5}$	101	1	0	0	1	0	0	1	1	1	0	1	1	1	1
$A0$	$A1$	$A2$	$\overline{Y6}$	110	1	0	0	1	0	1	1	0	1	1	1	1	1	1
			$\overline{Y7}$	111	1	0	0	1	1	0	1	0	1	1	1	1	1	1
					1	0	0	1	1	1	0	1	1	1	1	1	1	1

【例1】用2Kx4b的若干芯片构成一个12KB的存储器, 其地址范围在C0000H~C2FFFH和C4000H~C6FFFH之间, 数据总线D0~D7, 地址总线是A0~A19, 芯片读写控制信号R/W, 且片选信号为3-8译码器输出。


(1) 需要2Kx4b的芯片多少片? 每组芯片地址线如何分配? (12片, A0~A10)

(2) 哪些地址线作3-8译码器的使能端, 哪些做3-8译码器输入端? (使能端: A19~A15, 片选: A11~A13)

(3) 画出存错逻辑电路图 (3-8译码器使能端、输入端、输出连线, 以及组成12KB存储芯片电路图)



【例2】设CPU有16根地址线, 8根数据线, 用MREQ作为访存控制信号 (低电平有效), 用WR作为读写控制信号 (高电平读, 低电平写)。现有下列芯片: 1Kx4的RAM, 2Kx4的RAM, 4Kx4的RAM, 2Kx8的ROM, 4Kx8的ROM, 以及74LS138译码器。其中存储芯片引脚 RW (高电平读, 低电平写), 片选引脚CS。仅选用上述芯片 (不增加其他门电路和芯片), 要求地址空间分配6000H-67FFH为系统程序区 (ROM芯片), 6800H-77FFH为用户程序区 (RAM芯片)。



(1) 需要选用哪几种存储芯片？各需要多少片？并写出各个存储芯片的地址范围。


需要一片 $2K \times 8$ 的ROM；四片 $2K \times 4$ 的RAM。

$2K \times 8$ 的ROM的地址范围：6000H-67FFH；


第1组（两片 $2K \times 4$ ）RAM的地址范围：6800H-6FFFH；

第2组（两片 $2K \times 4$ ）RAM的地址范围：7000H-77FFH

(2) 画出CPU、74LS138和存储芯片之间的连接图。(7分)



八、中断计算



1、计算向量地址

IBM PC: 向量地址=中断类型号 $\times$ 4

模型机: 向量地址=中断类型号+2

2、根据中断优先级, 判断中断控制器8259是否发出INT信号


```

TIMER PROC FAR
    //保护现场
    PUSH  AX
    PUSH  BX
    PUSH  CX
    PUSH  DX
    PUSH  SI
    PUSH  DI
    //开中断
    STI
    ...      ;处理中断事务
    //关中断
    CLI
    //恢复现场（先进后出原则）
    POP  DI
    POP  SI
    POP  DX
    POP  CX
    POP  BX
    POP  AX
    //开中断
    STI
    //返回主程序
    IRET
TIMER ENDP

```

7、多重中断程序的执行情况

