

一、选择题

- 计算机能自动连续工作的关键是 ()。
A. 存储程序的工作方式 B. 以运算器为中心
C. 以存储器为中心 D. 采用Cache、主存和辅存三级存储结构
- 某指令系统的指令字长为8位，每一地址码长3位，采用扩展操作码。若指令系统只有2条二地址指令、16条零地址指令，则最多有 () 条一地址指令。
A. 14 B. 32 C. 64 D. 112
- 假设某条指令的一个操作数采用自增双重间接寻址方式，指令中给出的地址码为1000H，地址为1000H的内存单元中的内容为1200H，地址为1200H的内存单元的内容为1800H，而1800H单元的内容为2800H，则该操作数的有效地址为 ()。
A. 1000H B. 1200H C. 1800H D. 2800H
- 加法器中第i位的进位传递函数 P_i 为 ()。
A. $A_i B_i$ B. $A_i \oplus B_i$ C. $A_i \oplus B_i \oplus C_{i-1}$ D. $(A_i \oplus B_i) C_{i-1}$
- 在微程序控制方式中，下列关于机器指令和微指令描述错误的是 ()。
A. 一条机器指令的执行对应一段微程序 B. 一段微程序包含多条微指令
C. 一条微指令包含机器指令一步操作所需的微命令 D. 每一条机器指令由一条微指令来解释
- CPU从数据总线上获取的信息，依据 () 来判断该信息是指令还是数据。
A. 对该信息进行译码的结果 B. 指令和数据来自内存的不同地址
C. 指令和数据的寻址方式 D. 指令周期的不同阶段
- 以下关于扩展的同步控制描述中错误的是 ()。
A. 允许总线周期长度可变 B. 各操作之间的时间间隔是时钟周期的整数倍
C. 时钟周期长度不变 D. 允许时钟周期长度可变
- I/O的编址方式为统一编址时，存储单元和I/O设备是靠 () 来区分。
A. 不同的地址线 B. 不同的地址码 C. 不同的控制线 D. 都不对
- 8位补码表示的定点小数X的表示范围 ()
A、 $-1 \leq X < 1$ B、 $-128 \leq X < 127$ C、 $-1 < X < 1$ D、 $-127 < X < 127$
- 设寄存器R的内容为200，主存地址200和300的存储单元内容分别为300和400，则 () 方式下访问得到的操作数是200。
A、变址寻址200 B、寄存器间接寻址 (R)
C、存储器间接寻址 (200) D、寄存器直接寻址R
- 某台计算机采用32位字长的指令，地址码为12位，若定义250条两地址指令，则一地址指令最多有 () 条
A、4K B、8K C、16K D、24K
- CPU响应中断的时间是 ()
A、一条指令执行结束 B、I/O设备提出中断

C、取指周期结束

D、指令周期结束

13. 某指令系统的指令字长为12位，每一地址码长4位，采用扩展操作码。若指令系统只有8条二地址指令，则最多有（ ）条一地址指令。

- A. 32 B. 64 C. 128 D. 256

14. CPU从内存中获取的指令，是通过（ ）总线传送的。

- A. 地址数据 B. 数据 C. 控制 D. 串行

15. 加法器中第i位的进位产生函数 G_i 为（ ）。

- A. $A_i B_i$ B. $A_i \oplus B_i$ C. $A_i \oplus B_i \oplus C_{i-1}$ D. $(A_i \oplus B_i) C_{i-1}$

参考答案：AACBD DDBAD DACBA

二、判断题

1. 与定点数相比，在位数相同的情况下，浮点数表示范围大、精度高。 ()
2. 压栈操作是指：将内容写入堆栈指针SP内。 ()
3. 为减少指令中地址的数目，可以采用隐地址方式。 ()
4. 并行加法器中的进位链，必定是并行进位链。 ()
5. 中断周期结束后，CPU应进入主程序的下一条指令取指周期。 ()
6. 微程序控制方式下，微程序存放在主存中。 ()
7. CPU是计算机的核心部件，包括寄存器组、控存、缓存和主存等部件。 ()
8. 模型机中的程序计数器PC对汇编程序员可见。 ()
9. 若8位补码表示的机器数01001010，则该机器数的真值为74。 ()
10. 串行加法器的进位信号是通过串行链逐位形成的，并行加法器的进位信号是同时形成的。 ()
11. 中断周期结束后，CPU应进入主程序的下一条指令取指周期。 ()
12. 扩展同步总线是指允许时钟周期数可变。 ()
13. 微程序控制方式下，微程序存放在主存中。 ()
14. CPU访问主存储器的时间是由存储体的容量决定的，存储容量越大，访问存储器所需要的时间就越长。 ()

参考答案：XXVXX XXVXX VVXX

三、计算题

- 1、若IEEE754短浮点数格式为 (40780000) 16，求其真值。(6分)
- 2、将十进制数27.625表示为IEEE754形式的浮点数，并写出二进制序列，再转化为16进制。

3、主存储器部分单元地址码与存储内容的对应如下：(6分)

地址码 存储内容

A000H 1206H

A001H A000H

A002H A032H

A003H E604H

A004H 3011H

(1) 采用自增型寄存器间接寻址(SP)+读取操作数, SP内容A003H, 则读取的操作数是

(2分) , 指令执行完后SP的内容是 (2分);

(2) 采用变址寻址方式X(R1)读取操作数, PC内容为A001H, R1内容为0002H, 则读取的操作数是 (2分)

4、某CPU组成: ALU, 多路选择器A和B, 移位器; 通用寄存器R0~R3; 暂存器C和D; 指令寄存器IR; 程序计数器PC; 地址寄存器MAR; 数据缓冲寄存器MDR, 堆栈指针SP; CPU内单向数据总线一组。(16分)

(1) 画出该CPU数据通路框图(寄存器级, 5分)

(2) 拟定指令ADD X(R1), (R0)+源周期的指令流程及微命令, 以及目的周期的指令流程。(11分)

5、某CPU组成: 用SN74181构成的ALU一个, 选择器A、B, 移位器; 通用寄存器R0~R3, 暂存器C、D, 堆栈指针SP; 指令寄存器IR, 程序计数器PC程序状态字寄存器PSW; 地址寄存器MAR, 数据缓冲寄存器MDR; CPU内单向数据总线一组。

(1) 画出一种CPU数据通路框图(寄存器级); (4分)

(2) 请分析下列操作时间表, 每个节拍中的微命令序列对应的操作是什么? (10分)

(注: 上述操作时间表中, 省去了时序转换所需电平和脉冲信号)。

FT0: EMAR, R, SIR

M→IR

PC→A, A+1, DM, CPPC

PC+1→PC

ST0: R2→A, A, DM, CPMAR且CPR2

① _____

ST1: EMAR, R, SMDR; MDR→B, B, DM, CPC

② _____

DT0: R1→B, B, DM, CPMAR

③ _____

DT1: EMAR, R, SMDR; MDR→B, B, DM, CPD

④ _____


DT2: R1→B, B+1, DM, CPR1

⑤ _____

DT3: D→B, B, DM, CPMAR	⑥ _____
DT4: EMAR, R, SMDR; MDR→B, B, DM, CPD	⑦ _____
ET0: C→A, D→B; A SUB B, DM, CPMAR	⑧ _____
ET1: EMAR, W	⑨ _____
ET2: PC→A, A, DM, CPMAR	⑩ _____

(3) 写出该操作时间表实现的指令。(2分)

参考答案：



ST: R ₂ -1→MAR, R ₂	(1 分)
M→MDR→C	(1 分)
DT: R ₁ →MAR	(1 分)
M→MDR→D	(1 分)
R ₁ +1→R ₁	(1 分)
D→MAR	(1 分)
M→MDR→D	(1 分)
ET: C SUB D→MDR	(1 分)
MDR→M	(1 分)
PC→MAR	(1 分)

SUB @ (R₁)+, -(R₂) (2 分)